一种将测试集嵌入到Test-per-Clock位流中的方法

集成电路测试方案的关键在于测试向量产生器的设计.传统的测试方法在测试向量生成、测试应用的过程中,没有充分利用测试数据位流来构建测试向量,从而造成了测试时间和存储开销的增加.为了减少测试成本,提出了一种基于test-per-clock模式的内建自测试方法.通过对线性移位测试结构的分析,提出了一种递进式的反复测试生成方法:顺序求解输入位流,逆向精简,多次求解以获得更优值,最终将测试集以较小的代价嵌入到test-per-clock位流中.在测试应用时,只需存储求解后的最小输入流,通过控制线性移位的首位从而生成所需的测试集.实验结果表明,在达到故障覆盖率要求的前提下,能显著地减少测试应用时间和存储面积开销.

一种高效的混合Test-Per-Clock测试方法

该文提出了一种基于内建自测试(BIST)的Test-Per-Clock混合模式向量产生方法。测试由两个部分组成:自由线性反馈移位寄存器(LFSR)伪随机测试模式和受控LFSR确定型测试模式。伪随机测试模式用于快速地检测伪随机易测故障,减少确定型数据存储。受控LFSR测试模式采用直接存储在ROM中的控制位流对剩余故障产生确定型测试。通过对提出的BIST混合模式测试结构理论分析,提出了伪随机向量的选取方法以及基于受控线性移位确定型测试生成方法。基准电路的仿真结果表明,该方法可以获得完全单固定型故障覆盖率,其测试产生器设计简单且具有良好的稳定性,与其他方法相比,具有较低的测试开销和较短的测试应用时间。

改进的基于STUMPS架构的BIST电路设计

传统的STUMPS测试方法,存在测试时间长和故障覆盖率不够高的缺点。现采用Test-Per-Clock方式和向量压缩的方法处理待测电路,减少测试时间;用随机测试模式加存储测试模式来提高故障覆盖率。经ISCAS85标准测试电路验证,新方案取得了令人满意的结果。

改进的基于STUMPS架构的BIST电路设计

传统的STUMPS测试方法,存在测试时间长和故障覆盖率不够高的缺点。为减少测试时间,采用Test-Per-Clock方式和向量压缩的方法处理待测电路CUT;减少了测试时间;用随机测试模式加存储测试模式,来提高故障覆盖率。经ISCAS’85标准测试电路验证,新方案取得了令人满意的结果。

改进的大规模集成电路测试方法

为了提高大规模集成电路可测性设计(Design For Test,DFT)的故障覆盖率,减少测试时间,通过分析自我测试(Self-Testing Using MISR and Parallel SRSG,STUMPS)方法中的测试机制,找出了其测试效果不理想的原因,提出了改进型的大规模集成电路的测试方法,用C语言编写了故障模拟程序,并且在ISCAS’85标准测试电路上进行了验证。