一种时间-数字转换NIM插件的研制

介绍一种实现时间-数字转换（TDC）功能的单插宽NIM插件的研制。该TDC插件主要包括基于CPLD的13Bit双沿触发计数器与相关逻辑控制电路，基于高速比较器的NIM-TTL电平转换电路，基于ARM微处理器的读数与通讯控制电路，以及电源变换电路等单元电路。它有两组输入端口，分别用于接收来自两个输入端或同一输入端上顺次到达的Start和Stop信号。采用50MHz基准时钟时，该插件的有效时间间隔测量范围为0-81.91bts，最小分辨率为10ns。初步参数测试结果，以及在“子寿命测量实验中的应用效果均表明，该TDC插件具有线性度好、电路简洁、可靠性高、功耗低，成本低，而且易于升级等特点。

一种基于维纳延迟环的高线性度TDC

设计了一种基于维纳延迟环的时间数字转换器(TDC)。该TDC基于TSMC 0.18μm CMOS工艺进行设计,实现了高分辨率和高线性度。采用一种新型环形传播延迟结构来代替时钟信号,相比传统结构,减少了1组粗-精2级插值器的使用。粗计数器由该新型环形传播延迟结构和6位计数器构成,实现了输入的START信号与周期信号同步,测量动态范围达到208ns。粗-精2级插值器中,第1级由粗插值器和同步器构成,第2级是一个基于单阶维纳环的精插值器。利用维纳环的循环滑动测量技术,有效提高了TDC的转换线性度。仿真结果表明,该TDC的分辨精度可达10ps,微分非线性低于20ps,积分非线性低于30ps。

不可靠网络环境下的数字时间戳服务研究

数字时间戳(DTS)技术被广泛用于数字签名、电子商务及各种软硬件产品的专利和产权保护。在一些网络状况差、网速变化大、时断时续的不可靠网络中,缺乏必要的技术手段来保证时间戳服务的正常、有效运行。根据不可靠网络的特点,设计了一个不实时依赖时间戳服务中心(TSA)的时间服务模型,每次进行时间戳服务时不再需要与远程TSA进行通信,而是通过本地可信平台来进行时间戳服务。还提出一种不可靠网络环境下基于可信平台模块(TPM)的数字时间戳服务协议,并对协议进行了安全性分析。结果表明,协议是安全的,协议产生的时间误差是可控的,对不可靠网络有很好的适应性。

基于对象传播神经网络的抗TSM攻击音频水印算法

提出了一种基于对象传播神经网络的抗TSM攻击音频水印算法。利用CPN自学习和自适应的特征,通过自适应改变段长的分段算法,选用具有较强稳定性的小波低频系数方差作为输入向量训练CPN,建立音频特征与水印信号的对应关系,以达到嵌入水印的目的。实验结果表明,该算法对常规音频信号处理和TSM等同步攻击具有很强的鲁棒性。

电脉冲宽度的数模混合测量法

提出了一种数字技术与模拟技术相结合的电脉冲宽度测量法.该方法以计数器法测取脉冲的主体宽度,用时间-电压转换法测取脉冲的零头时间,并以此作为量化误差的校正值.测量系统以单片机为核心,具有结构简单、测量实时快速及准确度高的特点.

基于VB6.0的数码计时器的设计与实现

Visual Basic 6.0是一种面向对象的可视化程序设计语言,提供了集界面设计、编写代码和程序调试等于一体的集成开发环境.本文通过数码计时器的设计与实现说明在VB环境下开发应用程序的思路和步骤.

基于波形采样的PPAC数据处理

数字化波形采样技术在实验核物理中得到了广泛的应用,选取合适的采样频率非常重要。本文使用脉冲幅度甄别定时方法和恒比定时方法对采样频率为100MHz^5GHz的平行板雪崩计数器(PPAC)信号进行了模拟分析,采样频率为250~500MHz时,使用脉冲幅度甄别定时方法可得到比较精确的位置信息,与传统获取系统定位的位置分辨的差别Sigma小于0.15mm,采样频率低于100MHz时信号定位误差较大。使用高速采样数字化仪可对信号幅度小于20mV的信号进行定时分析,与传统的PPAC获取系统相比,探测效率提升了4.3%。

飞行时间的计数式测量及其在电缆故障检测中的应用

利用1个独立时钟和1个数字计数器实现飞行时间的计数式测量。采用对多次重复测量计数值取平均的方法,提高时间测量的精度。将这种计时方法与时域反射仪(Time domain reflectometry,TDR)原理相结合,设计了一种电缆故障定位检测系统。利用单片机MSP430F149产生周期性测试信号,用8 MHz时钟和8位数字计数器完成了测试信号计时。试验结果证明:通过将30 000次测量结果取平均,可以使计时精度提高到1 ns以上。应用这种测试方法制作的样机,操作简单,易于携带,试验证明其测量误差小于0.15 m.

基于FPGA精细延迟单元的TDC算法设计

根据多通道激光三维雷达系统的需要,解决每一通道的内光路触发脉冲与系统测量时钟之间延时量的技术问题,提出了一种基于FPGA精细延迟单元IODELAY的TDC算法设计,这种结构的TDC不受限于环境温度的变化,时间分辨率达到了78ps,充分满足系统测量精度的需求,在多通道激光三维雷达中有很高的应用价值。

基于FPGA的全场景试验系统主时钟终端频率校准方法

针对全场景试验系统主时钟终端的时钟源频率精度低和稳定性不足的问题,文中提出了一种简单有效的恒温晶振校准方法。该方法基于FPGA时间系统建立的原理,通过TDC(时间数字转换器)测得的恒温晶振与GPS秒脉冲之间的周期偏差值,修改FPGA内部计数器的周期计数值,达到校准主时钟频率的目的。为降低GPS信号抖动的影响,采用滑动平均滤波算法,实现恒温晶振的快速驯服。通过仿真和试验测试,驯服后主时钟平均频率精度高于5×10-10,守时精度优于1.8μ/h。

高精度延时电路在激光测距仪器检测中的应用研究

基于计数器的延时电路是激光测距仪器模拟检测常用的延时器,但其启动信号与首计数脉冲之间往往存在小于一个计数时钟周期的偏差,提出一种基于可编程逻辑阵列(FPGA)的补偿方法对该偏差进行补偿。该方法利用FPGA内部的进位延迟线实现时间-数字转换电路,可精确测量计数器启动信号与首计数脉冲间的时间偏差,分辨精度可以达到80ps。该时间偏差转化为模拟距离偏差值用于对计数器延时效果进行补偿,大大提高了延时时间模拟空间距离的精度,增强了对激光测距仪器的模拟检测能力。

用PIC单片机设计数字频率计

介绍了用ＰＩＣ１６Ｃ５４单片机设计数字频率计的原理和技巧。

预警雷达反隐身技术顶层设计

从雷达总体设计的角度出发,提出了一系列预警雷达反隐身举措,并做了初步分析。这些举措是短波宽脉冲发射、空间功率合成、多/双基地接收、扇扫合成孔径及脉冲压缩。所有这些举措旨在提高E/N0,并兼容于同一雷达中。

基于Multisim10.0的电子时钟系统优化设计

电子时钟系统是一种典型的数字电路系统,可以实现时、分、秒的计时显示,广泛应用于多种场合。在Multisim软件环境下,对电子时钟系统进行了优化设计。使用时间基准信号单元、译码显示单元、计时单元、校时单元、报时单元以及闹钟单元电路,实现了时、分、秒计时系统的准确显示和校准,整点前10 s的4低1高响声提示报时,校时单元与正常计时单元的相互隔离互不干扰以及具有便捷的"星期几"显示和闹钟功能。通过仿真实验测试结果表明,设计的电子时钟系统运行稳定可靠,能够实现各项功能,具有较好的实用性。