期刊文献+
共找到31篇文章
< 1 2 >
每页显示 20 50 100
基于高分子电压诱导变阻膜的全PCB抗脉冲防护
1
作者 刘辉 吴丰顺 +4 位作者 武占成 龚德权 王晶 胡元伟 马浩轩 《印制电路信息》 2024年第1期21-25,共5页
随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全... 随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全板具备抗瞬变脉冲能力,实现对ESD和EMP的全系统防护。ESD防护实测结果表明,对比普通PCB,全抗脉冲PCB对静电脉冲有更快的响应速度和更高的释放效率;传输线脉冲(TLP)测试结果表明,采用电压诱导变阻膜的PCB中每一点都具有过电压脉冲吸收能力,电流泄放能力可达50 A以上。 展开更多
关键词 静电放电(ESD) 传输线脉冲(tlp)测试 电磁脉冲(EMP) 变阻膜
下载PDF
一种基于TLP输入的系统级ESD模型分析方法(英文)
2
作者 王艺泽 王源 +1 位作者 曹健 张兴 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2018年第2期293-298,共6页
基于已有的传输线脉冲发生器(TLP)与IEC 61000-4-2应力的等效关系,提出一种以TLP应力作为输入的系统级模型分析方法。与传统的IEC应力作为系统输入的分析方法相比,该方法解决了对流入待测器件(DUT)残余能量的计算不够精确的问题,同时提... 基于已有的传输线脉冲发生器(TLP)与IEC 61000-4-2应力的等效关系,提出一种以TLP应力作为输入的系统级模型分析方法。与传统的IEC应力作为系统输入的分析方法相比,该方法解决了对流入待测器件(DUT)残余能量的计算不够精确的问题,同时提高了DUT失效预测方面的精准性。通过SPICE仿真,预测了上述两种应力作为系统输入的DUT失效情况。通过相应的印制电路板(PCB)的实测验证,进一步说明新提出的方法能够提高系统级失效预测的精准性。 展开更多
关键词 静电放电 传输线脉冲测试 静电枪 残余能量
下载PDF
基于分段线性模型针对传输线脉冲瞬态干扰信号的芯片协同防护设计方法 被引量:2
3
作者 付路 阎照文 +1 位作者 刘玉竹 苏丽轩 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3263-3271,共9页
随着电子设备向小型化、高密度和高速的趋势发展,集成电路作为电子设备的基本核心单元也朝着这一方向发展,由此带来了越来越严重的电磁兼容问题。其中静电放电问题越来越引起设计者、制作者和使用者的重视。该文利用传输线脉冲(TLP)方... 随着电子设备向小型化、高密度和高速的趋势发展,集成电路作为电子设备的基本核心单元也朝着这一方向发展,由此带来了越来越严重的电磁兼容问题。其中静电放电问题越来越引起设计者、制作者和使用者的重视。该文利用传输线脉冲(TLP)方法对芯片进行测试,获取了器件在应对静电放电干扰时的伏安特性数据。基于TLP测试数据应用分段线性建模方法构建了芯片应对静电放电干扰的模型。该文还根据二极管的等效电路及其数据手册的伏安特性数据构建了瞬态电压抑制(TVS)二极管模型,并通过TLP测试进行验证。同时,结合上述两个模型,开展了芯片静电放电干扰的协同防护设计方法研究,并应用实例验证了芯片的协同防护设计方法的可行性。该方法实现了用仿真模拟的方式进行芯片的协同防护设计,能够节约设计成本和时间。 展开更多
关键词 集成电路 电磁兼容 传输线脉冲 静电放电 防护设计
下载PDF
瞬态电压抑制器在快上升沿电磁脉冲作用下的瞬态响应 被引量:22
4
作者 张希军 杨洁 张庆海 《高电压技术》 EI CAS CSCD 北大核心 2012年第9期2242-2247,共6页
为了研究瞬态电压抑制器(TVS)对快上升沿电磁脉冲的响应,基于传输线脉冲(TLP)测试理论,建立了由高频脉冲发生器、同轴电缆、专用测试夹具、30dB脉冲衰减器和高性能的数字存储示波器等组成的测试系统。参考时域传输(TDT)TLP测试方法,利... 为了研究瞬态电压抑制器(TVS)对快上升沿电磁脉冲的响应,基于传输线脉冲(TLP)测试理论,建立了由高频脉冲发生器、同轴电缆、专用测试夹具、30dB脉冲衰减器和高性能的数字存储示波器等组成的测试系统。参考时域传输(TDT)TLP测试方法,利用该测试系统,对典型双极TVS器件在快上升沿电磁脉冲作用下的电流特性和电压特性进行了研究,并对试验数据进行了拟合分析。结果表明,TVS器件的箝位电压、峰值电流等参数均随着测试电压的增大而增大,且与测试电压呈线性关系;而由箝位电压决定的箝位响应时间受测试电压的影响较小。经对比分析实验结果得出,对快沿电磁脉冲,采用固定响应时间下的箝位电压来衡量TVS器件的防护性能是较为合理的。 展开更多
关键词 快上升沿电磁脉冲(FREMP) 瞬态电压抑制器(TVS) 传输线脉冲 瞬态响应 时域传输(TDT) 静电放电(ESD)
下载PDF
静电放电保护器件性能测试技术研究 被引量:3
5
作者 张希军 范丽思 +1 位作者 王振兴 王书平 《河北大学学报(自然科学版)》 CAS 北大核心 2010年第5期609-612,共4页
为准确测试静电放电(ESD)保护器件的性能、解决ESD产生的辐射场及其高频反射对测试结果的影响,本文研制了基于微带设计和电磁场屏蔽理论的专用测试夹具,评价了该夹具的传输特性,建立了由高频脉冲模拟器、专用测试夹具和示波器等组成的... 为准确测试静电放电(ESD)保护器件的性能、解决ESD产生的辐射场及其高频反射对测试结果的影响,本文研制了基于微带设计和电磁场屏蔽理论的专用测试夹具,评价了该夹具的传输特性,建立了由高频脉冲模拟器、专用测试夹具和示波器等组成的测试系统.利用该系统测试了某型号ESD保护器件的限幅响应时间、箝位电压和峰值电流等性能参数.测试结果表明,该测试系统能够满足ESD保护器件性能测试要求,可广泛应用于ESD保护器件设计和优化研究. 展开更多
关键词 静电放电 保护器件 测试夹具 传输线
下载PDF
一种新型结构栅耦合ggNMOS ESD保护电路研究 被引量:1
6
作者 张冰 柴常春 +1 位作者 杨银堂 吴晓鹏 《电路与系统学报》 CSCD 北大核心 2011年第5期84-89,共6页
针对现有栅耦合NMOS(gate coupled NMOS,gcNMOS)静电放电(electrostatic discharge,ESD)保护电路对特定ESD脉冲不能及时响应造成的"触发死区"现象,本文提出了一种全新结构的栅耦合栅接地NMOS(gate coupled gate grounded NMOS... 针对现有栅耦合NMOS(gate coupled NMOS,gcNMOS)静电放电(electrostatic discharge,ESD)保护电路对特定ESD脉冲不能及时响应造成的"触发死区"现象,本文提出了一种全新结构的栅耦合栅接地NMOS(gate coupled gate grounded NMOS,gc-ggNMOS)ESD保护电路,这种结构通过利用保护电路中漏、栅交叠区的寄生电容作为耦合电容,连接保护电路栅与地的多晶硅(poly)电阻作为耦合电阻,在有效解决原有gcNMOS结构"触发死区"现象的同时,还避免了因引入特定耦合电容带来版图面积的增加,进而提高了ESD保护电路鲁棒性指标。本文采用ISE-TCAD仿真软件,建立了0.6μm CSMC6S06DPDM-CT02CMOS工艺下gc-ggNMOS ESD保护电路的3D物理结构模型,并对此种结构中关键性参数耦合电阻、电容与触发电压特性的关系进行了系统仿真。仿真表明,当耦合电容为定值时,保护电路触发电压随耦合电阻阻值的增加而减小,这一结果与流片的传输线脉冲(transmission line pulsing,TLP)测试结果吻合。全新结构的gc-ggNMOS ESD保护电路通过了5KV人体放电模式(human body model,HBM)测试。本文的研究结果为次亚微米MOS ESD保护电路的设计提供了一种新的参考依据。 展开更多
关键词 栅耦合栅接地NMOS(gate coupled GATE grounded NMOS gc-ggNMOS) 静电放电(electrostatic discharge ESD) 栅耦合电阻 栅耦合电容 传输线脉冲(transmission line pulsing tlp)
下载PDF
微带线在快速脉冲防护器件性能测试中的应用 被引量:5
7
作者 张希军 杨洁 +1 位作者 王振兴 李贤军 《广东工业大学学报》 CAS 2011年第3期21-23,27,共4页
分析了电磁脉冲防护器件性能测试中的关键技术问题,给出了脉冲信号不失真传输的处理方法;基于微带传输线设计,研制了适合快速电磁脉冲防护器件性能测试的专用夹具,利用矢量网络分析仪评价了该测试夹具的传输特性.实验结果表明:在快速脉... 分析了电磁脉冲防护器件性能测试中的关键技术问题,给出了脉冲信号不失真传输的处理方法;基于微带传输线设计,研制了适合快速电磁脉冲防护器件性能测试的专用夹具,利用矢量网络分析仪评价了该测试夹具的传输特性.实验结果表明:在快速脉冲防护器件性能测试中采用微带线进行快速脉冲传输,有效地解决了强电磁脉冲场产生的辐射场及高频反射对测试结果的影响,提高了脉冲信号的传输质量,使测试结果最大程度地体现了防护器件本身的特性. 展开更多
关键词 微带线 电磁脉冲 防护器件 测试
下载PDF
基于双向可控硅的强鲁棒性静电防护器件 被引量:3
8
作者 张峰 刘畅 +1 位作者 黄鲁 吴宗国 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2017年第8期1676-1680,共5页
针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结... 针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广. 展开更多
关键词 静电放电(ESD) 双向可控硅(DDSCR) TCAD仿真 传输线脉冲测试 二次击穿电流
下载PDF
宽带连续导体同轴线夹具的研制 被引量:1
9
作者 陈永光 陈翔 +1 位作者 汪连栋 曾勇虎 《高电压技术》 EI CAS CSCD 北大核心 2014年第3期910-917,共8页
为弥补现有设备无法满足材料电磁脉冲屏蔽效能测试要求的不足,使用粒子群优化算法结合CST电磁场仿真软件,研制了一种连续导体的宽带同轴线夹具测试装置。该装置采用阶梯过渡段,上限频率达10 GHz,其回波损耗在6.4 GHz以下<-20 dB。使... 为弥补现有设备无法满足材料电磁脉冲屏蔽效能测试要求的不足,使用粒子群优化算法结合CST电磁场仿真软件,研制了一种连续导体的宽带同轴线夹具测试装置。该装置采用阶梯过渡段,上限频率达10 GHz,其回波损耗在6.4 GHz以下<-20 dB。使用该装置对一种镀银纤维织物和一种掺金属丝织物进行了频域和时域屏蔽效能测试,并与1.62 GHz同轴线夹具的结果进行了对比。结果表明,使用宽带同轴线夹具测试时,测试样本仅需内径3 mm、外径41 mm的圆环材料,由耦合电容引入的误差更小;在频域测得的插入损耗曲线更平滑,在时域测得的波形受测试夹具的影响更小。 展开更多
关键词 平面材料 屏蔽效能 同轴线夹具 电磁脉冲 时域测试 粒子群优化
下载PDF
聚合物ESD抑制器测试方法与性能研究
10
作者 徐晓英 冯婉琳 +2 位作者 郭瑶 叶宇辉 甘瑛洁 《固体电子学研究与进展》 CAS 北大核心 2019年第1期64-71,共8页
比较了传输线脉冲(TLP)波形和人体金属模型(HMM)波形作为静电放电(ESD)防护器件测试注入波形时的测试精确度,强调了在动态测试中使用TLP的优势。从微观机理角度分析,计算了载流子输运方程与电流连续性方程,提出了聚合物材料ESD抑制器的... 比较了传输线脉冲(TLP)波形和人体金属模型(HMM)波形作为静电放电(ESD)防护器件测试注入波形时的测试精确度,强调了在动态测试中使用TLP的优势。从微观机理角度分析,计算了载流子输运方程与电流连续性方程,提出了聚合物材料ESD抑制器的防护性能表征参量。设计和搭建了等效ESD测试系统模型,通过TLP方法研究了膜状ESD抑制器的防护性能。结果表明,膜状聚合物ESD抑制器有良好的静态、动态防护特性,同时薄型覆膜结构更适合有高频多点防护需求的电路设计。 展开更多
关键词 静电放电防护器件 传输线脉冲波形 测试 静电放电抑制特性 石墨烯 屏蔽材料
下载PDF
保护环版图结构对ESD防护器件耐压能力的影响 被引量:5
11
作者 刘畅 黄鲁 张峰 《半导体技术》 CAS CSCD 北大核心 2017年第3期205-209,共5页
基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结... 基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构。通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力。仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36%,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法。 展开更多
关键词 静电放电(ESD) 版图 保护环 多指器件非均匀开启 传输线脉冲(tlp)测试 耐压能力
下载PDF
OBIRCH用于集成电路短路的背面失效定位 被引量:9
12
作者 陈选龙 刘丽媛 +1 位作者 孙哲 李庆飒 《半导体技术》 CAS CSCD 北大核心 2015年第11期856-860,共5页
基于光束感生电阻变化(OBIRCH)的热激光激发定位技术广泛应用于半导体器件的失效分析,特别是大规模集成电路的短路失效定位。详细介绍了OBIRCH技术在芯片背面失效定位时的原理和方法,通过精密研磨、抛光等先进制样手段对失效样品进行开... 基于光束感生电阻变化(OBIRCH)的热激光激发定位技术广泛应用于半导体器件的失效分析,特别是大规模集成电路的短路失效定位。详细介绍了OBIRCH技术在芯片背面失效定位时的原理和方法,通过精密研磨、抛光等先进制样手段对失效样品进行开封、芯片背面减薄。采用OBIRCH方法从芯片背面进行激光成像,成功对0.18μm工艺6层金属化布线的集成电路gg NMOS结构保护网络二次击穿和PMOS电容栅氧化层损伤进行了失效定位,并对背面定位图像和正面定位图像、In Ga As CCD成像进行了对比分析。结果表明,In Ga As CCD成像模糊并无法定位,OBIRCH背面定位成像比正面成像清楚,可以精确定位并观察到缺陷点。因此,OBIRCH技术用于集成电路短路的背面失效定位是准确的,可解决多层结构的正面定位难题。 展开更多
关键词 热激光激发技术 光束感生电阻变化(OBIRCH) 集成电路(IC) 失效分析 失效定位 传输线脉冲(tlp)
下载PDF
用于ESD防护的PDSOI NMOS器件高温特性 被引量:1
13
作者 王加鑫 李晓静 +4 位作者 赵发展 曾传滨 李博 韩郑生 罗家俊 《半导体技术》 CAS 北大核心 2021年第3期210-215,共6页
研究了基于0.18μm部分耗尽型绝缘体上硅(PDSOI)工艺的静电放电(ESD)防护NMOS器件的高温特性。借助传输线脉冲(TLP)测试系统对该ESD防护器件在30~195℃内的ESD防护特性进行了测试。讨论了温度对ESD特征参数的影响,发现随着温度升高,该ES... 研究了基于0.18μm部分耗尽型绝缘体上硅(PDSOI)工艺的静电放电(ESD)防护NMOS器件的高温特性。借助传输线脉冲(TLP)测试系统对该ESD防护器件在30~195℃内的ESD防护特性进行了测试。讨论了温度对ESD特征参数的影响,发现随着温度升高,该ESD防护器件的一次击穿电压和维持电压均降低约11%,失效电流也降低近9.1%,并通过对器件体电阻、源-体结开启电压、沟道电流、寄生双极结型晶体管(BJT)的增益以及电流热效应的分析,解释了ESD特征参数发生上述变化的原因。研究结果为应用于高温电路的ESD防护器件的设计与开发提供了有效参考。 展开更多
关键词 静电放电(ESD) 绝缘体上硅(SOI) NMOSFET 高温 传输线脉冲(tlp)
下载PDF
LDMOS器件软失效分析及优化设计 被引量:1
14
作者 黄龙 梁海莲 +3 位作者 毕秀文 顾晓峰 曹华锋 董树荣 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第6期580-584,共5页
横向扩散金属氧化物半导体(LDMOS)器件在高压静电放电(ESD)防护过程中易因软失效而降低ESD鲁棒性。基于0.25μm Bipolar-CMOS-DMOS工艺分析了LDMOS器件发生软失效的物理机理,并提出了增强ESD鲁棒性的版图优化方法。首先制备了含N型轻掺... 横向扩散金属氧化物半导体(LDMOS)器件在高压静电放电(ESD)防护过程中易因软失效而降低ESD鲁棒性。基于0.25μm Bipolar-CMOS-DMOS工艺分析了LDMOS器件发生软失效的物理机理,并提出了增强ESD鲁棒性的版图优化方法。首先制备了含N型轻掺杂漏版图的LDMOS器件,传输线脉冲(TLP)测试表明,器件在ESD应力下触发后一旦回滞即发生软失效,漏电流从2.19×10-9 A缓慢增至7.70×10-8 A。接着,对LDMOS器件内部电流密度、空间电荷及电场的分布进行了仿真,通过对比发现电场诱导的体穿通是引起软失效及漏电流增大的主要原因。最后,用深注入的N阱替代N型轻掺杂漏版图制备了LDMOS器件,TLP测试和仿真结果均表明,抑制的体穿通能有效削弱软失效,使其适用于高压功率集成电路的ESD防护。 展开更多
关键词 横向扩散金属氧化物半导体 静电放电 软失效 体穿通 传输线脉冲测试
下载PDF
0.18μm RF CMOS双向可控硅ESD防护器件的研究(英文) 被引量:2
15
作者 柯逸辰 梁海莲 +2 位作者 顾晓峰 朱兆旻 董树荣 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第3期284-288,299,共6页
基于传统双向可控硅(DDSCR)提出了两种静电放电(ESD)保护器件,可应对正、负ESD应力从而在2个方向上对电路进行保护。传统的DDSCR通过N-well与P-well之间的雪崩击穿来触发,而提出的新器件则通过嵌入的NMOS/PMOS来改变触发机制、降低触发... 基于传统双向可控硅(DDSCR)提出了两种静电放电(ESD)保护器件,可应对正、负ESD应力从而在2个方向上对电路进行保护。传统的DDSCR通过N-well与P-well之间的雪崩击穿来触发,而提出的新器件则通过嵌入的NMOS/PMOS来改变触发机制、降低触发电压。两种改进结构均在0.18μmRFCMOS下进行流片,并使用传输线脉冲测试系统进行测试。实验数据表明,这两种新器件具有低触发电压、低漏电流(~nA),抗ESD能力均超过人体模型2kV,同时具有较高的维持电压(均超过3.3V),可保证其可靠地用于1.8V、3.3V I/O端口而避免出现闩锁问题。 展开更多
关键词 静电放电 双向可控硅 传输线脉冲测试系统 人体模型
下载PDF
ESD防护器件中SCR结构开启速度的优化与分析 被引量:1
16
作者 马艺珂 梁海莲 +2 位作者 顾晓峰 王鑫 刘湖云 《固体电子学研究与进展》 CAS CSCD 北大核心 2018年第2期136-140,共5页
针对静电放电(ESD)防护过程中ESD防护器件开启速度慢、易引起栅氧击穿或电路烧毁的问题,提出了一种可控硅(SCR)结构的ESD防护器件开启速度的优化方法。首先,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了P^+浮空和P^+接地SCR结构器件,... 针对静电放电(ESD)防护过程中ESD防护器件开启速度慢、易引起栅氧击穿或电路烧毁的问题,提出了一种可控硅(SCR)结构的ESD防护器件开启速度的优化方法。首先,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了P^+浮空和P^+接地SCR结构器件,通过分析阱间距对P^+接地SCR影响,获知当阱间距增至8.68μm时,器件开启速度快且过击穿电压低。其次,对比分析关键尺寸参数相同条件下P^+接地与P^+浮空SCR器件ESD防护性能,传输线脉冲测试结果表明,P^+浮空比P^+接地SCR开启速度更快。最后,通过进一步优化P^+浮空SCR器件特征参数,器件开启速度可提高约17.70%。TCAD仿真结果证明:与P^+接地SCR相比,P^+浮空SCR的电流密度分布较均匀,且导通时间短,有利于提高开启速度,因此P^+浮空SCR器件更适用于高速集成电路的ESD防护。 展开更多
关键词 静电放电 可控硅 传输线脉冲测试 电流密度 开启速度
下载PDF
多晶硅栅对LDMOS-SCR器件ESD防护性能的影响 被引量:5
17
作者 黄龙 梁海莲 +3 位作者 顾晓峰 董树荣 毕秀文 魏志芬 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2015年第2期366-370,共5页
为了研究多晶硅栅对内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件静电放电(ESD)防护性能的影响,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了LDMOS-SCR与SCR器件,并利用传输线脉冲测试比较它们的ESD特性.通过仿真2种器... 为了研究多晶硅栅对内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件静电放电(ESD)防护性能的影响,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了LDMOS-SCR与SCR器件,并利用传输线脉冲测试比较它们的ESD特性.通过仿真2种器件在不同强度ESD应力下的电流密度分布,比较器件内部触发电流泄放路径的开启顺序;通过仿真2种器件在强电压回滞下的电流线和晶格温度的分布,分析因电场影响电流泄放的方式以及温度的分布而导致ESD鲁棒性的差异.仿真和测试结果表明,与SCR相比,具有多晶硅栅的LDMOS-SCR有多条导通路径且开启速度快,有更均匀的电流和电场分布;触发电压降低了12.5%,失效电流提高了27.0%,ESD鲁棒性强. 展开更多
关键词 静电放电 可控硅 横向扩散金属氧化物半导体 多晶硅栅 传输线脉冲测试
下载PDF
芯片传导瞬态电磁干扰下的防护特性研究 被引量:1
18
作者 付路 阎照文 +1 位作者 刘玉竹 苏丽轩 《安全与电磁兼容》 2022年第4期38-42,66,共6页
瞬态电压抑制器(TVS)二极管作为常用的抑制瞬态电磁干扰的防护器件,在芯片的防护中有关键作用。文章采用传输线脉冲(TLP)测试方法,对有一定代表性的六款TVS二极管在10~1000 ns五组脉冲宽度、0.5~1800 V的TLP干扰信号作用下的瞬态响应进... 瞬态电压抑制器(TVS)二极管作为常用的抑制瞬态电磁干扰的防护器件,在芯片的防护中有关键作用。文章采用传输线脉冲(TLP)测试方法,对有一定代表性的六款TVS二极管在10~1000 ns五组脉冲宽度、0.5~1800 V的TLP干扰信号作用下的瞬态响应进行了多角度分析。重点研究了工程中常用的三款不同型号的数字芯片和模拟芯片在TVS二级管防护后,受到不同脉宽TLP应力作用下的防护特性。测试结果表明:芯片并联TVS二极管后,多数情况下即使TLP电压达到1800 V,TVS二极管对芯片仍有较好的防护。这种基于不同脉宽特性的研究思路,为不同应用场景的器件防护奠定了基础,实测数据为精确建立TVS仿真模型提供了可能。 展开更多
关键词 TVS二极管 浪涌 芯片 防护 tlp测试
下载PDF
基于ADS2009的特性阻抗测试仪高速脉冲源的设计
19
作者 曹晓丽 白泰礼 曹勇 《电测与仪表》 北大核心 2013年第1期98-101,共4页
简要阐述了特性阻抗测试技术的基本原理,主要分析了阻抗测试系统的主要组成部分即脉冲源的设计。文中根据阶跃恢复二极管的整形特性设计了一款上升时间达到99.61ps的脉冲源,利用安捷伦的软件ADS2009对设计的脉冲源电路和电路中的关键元... 简要阐述了特性阻抗测试技术的基本原理,主要分析了阻抗测试系统的主要组成部分即脉冲源的设计。文中根据阶跃恢复二极管的整形特性设计了一款上升时间达到99.61ps的脉冲源,利用安捷伦的软件ADS2009对设计的脉冲源电路和电路中的关键元器件SRD的动态性能进行了仿真,仿真所得的结果符合IPC-TM-650规范对特性阻抗测试仪脉冲过冲与振铃的要求。 展开更多
关键词 阻抗测试 传输线 阶跃恢复二极管 过冲 振铃 脉冲源
下载PDF
基于RC触发NMOS器件的ESD电路设计 被引量:4
20
作者 李志国 余天宇 +2 位作者 张颖 孙磊 潘亮 《半导体技术》 CAS CSCD 北大核心 2014年第8期579-583,共5页
研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中... 研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中沟道放电器件的优势。通过一系列ESD测试电路的测试和分析,发现电阻电容触发结构可以明显提高ESD电路的保护能力,其中RC值10 ns设计的栅耦合NMOS(GCNMOS)电路具有最高的单位面积ESD保护能力,达到0.62 mA/μm2。另外对于要求触发电压特别低的应用场合,RC值1μs设计的GCNMOS电路将是最好的选择,ESD能力可以达到0.47 mA/μm2,而触发电压只有3 V。 展开更多
关键词 互补型金属氧化物半导体(CMOS)工艺 电阻电容触发NMOS 静电放电(ESD)电路 传输线脉冲(tlp)测试 热效应
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部