Design of adiabatic two's complement multiplier-accumulator based on CTGAL

We propose a new design scheme for a Booth encoder based on clocked transmission gate adiabatic logic(CTGAL). In the new design the structural complexity of the Booth encoder is reduced while the speed of the multiplier is improved. The adiabatic two's complement multiplier-accumulator(MAC) is furthermore a design based on the CTGAL. The computer simulation results indicate that the designed circuit has the correct logic function and remarkably less energy consumption compared to that of the MAC based on complementary metal oxide semiconductor(CMOS) logic.

一种宽位乘法器设计方案

如何以合理的代价构造尽可能高速的低功耗的乘法器，尤其是位数较宽的乘法器(如32^*32，54^*54和64^*64等)是微处理器数据通路设计中极其重要的环节。文中使用一种折衷的补码分段Booth乘法器。经过论证，最后通过布局布线后的结果看出，补码分段Booth乘法器规模小，速度高，非常适合低功耗嵌入式应用。

一般化全加器在阵列乘法器设计中的典型应用

直接补码阵列乘法器是计算机提高定点乘法运算速度的重要部件,它的设计是一般化全加器的典型应用。从补码和真值的转换关系开始,深入分析了四类全加器的工作原理,提出了直接补码阵列乘法器的设计方案。

直接补码阵列乘法的手工计算方法

直接补码阵列乘法器的工作原理是《计算机组成原理》课程的难点。教材在介绍定点数乘法时包括3种乘法器电路,其中在直接补码阵列乘法器中,被乘数和乘数均采用补码表示,符号位一起参加运算,积也采用补码形式表示。文中从补码与真值的关系出发,结合一般化的全加器形式,说明负权参加运算时的特征,并介绍如何将出现在数值位中的负权值在不改变真值的情况下向左移动,直至符号位。通过4种情况给出4个实例,说明使用直接补码阵列乘法的手工计算方法,从而揭示出直接补码阵列乘法器的工作原理。

二进制补码一位乘法规律的推导

计算机采用补码运算，速度快效率高，但其递推公式推导复杂。补码乘法也是《计算机组成原理》课程的难点。文章从补码与真值的关系出发，首先推导出补码的右移公式，最终给出了二进制补码一位乘法规则的较全面的推导过程。