基于FPGA的图像采集与存储系统设计

高分辨率传感器应用越来越广,但超高清分辨率图像会带来高带宽、高存储、高码流等一系列问题。针对这些问题,提出一种基于FPGA的图像采集与存储系统的设计方案。在硬件设计上,以FPGA、NVMe SSD固态硬盘、DDR、CMOS为核心器件,通过FPGA芯片实现对CMOS、DDR、NVMe SSD固态硬盘的驱动控制功能,以实现图像数据的采集、高速缓存、高速存储等功能;通过千兆网将图像数据传输到PC端进行解码、显示等操作。利用FPGA实现对图像数据流的控制,可最大限度发挥FPGA芯片的性能,保证高分辨率图像传输的实时性、稳定性、高效性。从硬件设计、软件设计、测试试验等方面,对图像采集与存储系统进行了说明并进行了试验。结果表明:利用该系统最终采集到了分辨率为9120像素×7000像素的图像,该系统可实现的存储速度为608 MB/s,实现了9 K以上分辨率的图像采集和存储。

基于DDR模组阵列的超高速数字图像存储技术

为了实现光电跟踪测量系统高精度测量中图像数据的超高速实时存储,提出了基于双数据率(DDR)模组阵列的超高速数字图像存储方案。采用大容量DDR双列直插式内存模组(DIMM)阵列作存储介质,现场可编程门阵列(FPGA)作DDR模组阵列控制器,设计了存储系统。介绍了存储系统的总体设计框图,给出了DDR模组阵列控制器的各模块设计和图像数据的输入、输出方法。测试中完成了数据速率为1 000 MB/s的高速图像实时存储;分析表明其最高数据存储速率可达1 828 MB/s,可满足光电跟踪测量系统高精度测量对高帧频、大靶面图像传感器输出图像数据超高速实时存储的需求。

基于DDR模组阵列的超高速数字图像存储技术

针对光电跟踪测量系统高精度测量对高帧频、大靶面图像传感器图像数据超高速实时存储的需求,提出基于DDR模组阵列的超高速数字图像存储方案。该方案采用大容量DDR双列直插内存模组(DIMM)阵列作为存储介质,使用现场可编程门阵列(FPGA)实现DDR模组阵列控制器,在实验中实现数据率为1 000 Mb/s的超高速大容量数据实时存储,且其理论的最高数据存储速率可达1 828 Mb/s。

嵌入式超高速数字图像实时存储系统设计

传统超高速数字图像实时存储系统的可靠性和存储效率均偏低,无法满足各领域的应用需求。因此,提出嵌入式超高速数字图像实时存储系统。该系统由开采模块、拆运模块、数据流缓冲模块、实时存储模块和计算机构成,计算机对前4个模块实施全程监管。开采模块进行超高速数字图像的获取和输出显示,并将采集到的超高速数字图像传输到拆运模块。拆运模块将内存较大的超高速数字图像拆分成30 MB/s的数据流,数据流会被转换成64 b数据并传输到数据流缓冲模块进行缓冲,以避免数据流出现传输拥堵和丢失,再通过实时存储模块中的LM014硬盘保存数据流。软件设计给出了实现使用者自主存储所需超高速数字图像的流程,以及计算机对系统硬件进行监管过程的关键代码设计。实验结果表明,所设计的系统拥有较高的可靠性和存储效率。