基于MRV原理的锁相环抖动BIST电路优化与实现

为解决传统基于游标原理锁相环片上抖动测量电路的问题,提出了一种基于多精度游标(MRV)原理的锁相环抖动内建自测试技术.该原理不仅能够大幅降低测量电路面积,同时能够有效保证测量精度,减少锁相环(PVT)的影响.将MRV原理运用在游标延时链(VDL)和游标振荡器(VRO)2种典型技术上.在VDL方案中,由单级延时链改进为两级延时链,分别采用粗细2种不同分辨率的延时单元;在VRO方案中,根据待测信号的范围,通过改变振荡器的控制信号,测量电路动态选择相应的分辨率.在TSMC 130 nm工艺下,分别对2种改进方案进行电路实现,并从分辨率、面积、测量范围、测量误差等方面进行对比分析.

IR压降实时多点检测的两种方法

介绍了游标时数转换器(TDC)和循环时数转换器这两种用于实时多点检测电源网络IR压降的方案。游标TDC方案采用精调粗调结合的思想,在继承传统时数转换器方案高精度、单周期响应优点的基础上,对面积进行了优化。循环TDC方案采用倍频的思想,在继承单周期响应的环振(RO)方案小面积优点的基础上,对精度进行了优化。电路分别基于SMIC 28 nm高介电常数金属栅(HKMG)工艺进行仿真。仿真结果表明,与TDC方案相比,游标TDC方案在维持13.5 m V/bit高精度和单周期响应优点的同时,面积仅为163.75μm^2,减小了29%;而与同为单周期响应的环振方案相比,循环TDC方案维持92.25μm^2小面积优点的同时,精度达到40.5 m V/bit,提高了54%。

一种应用于全数字锁相环的时间数字转换器设计

设计了一个应用于全数字锁相环的时间数字转换器(TDC).该时间数字转换器具有两种工作模式——粗量化和细量化.为了提高细量化模式的测量范围,TDC采用1-bit decision-select结构和游标门控环形振荡器(Vernier GRO)构成其两级量化单元.通过在Vernier GRO中使用一种新型结构的比较器,消除了用SR触发器做比较器时对测量范围的制约,也提高了GRO设计的灵活性.在TSMC 0.13μm工艺,1.2 V电源电压和40MHz采样速率下,仿真结果表明本设计的TDC在粗量化模式下具有不小于25ns的测量范围,在细量化模式下有效分辨率和测量范围分别为30ps,1.8ns.