VDSM ULSI布局布线优化设计研究

本文基于超大规模集成电路特征尺寸进入超深亚微米层次下的金属互连(Interconnects)特 性,研究并提出了布局布线优化步骤:局部布局和搜索提炼、轨道分配和搜索修补。并结合synopsys公 司的超深亚微米布局布线系统APOLLO-Ⅱ有效地解决了金属互连的拥挤和时序问题。

性能驱动总体布线的关键技术及研究进展

在计算机软件领域 ,超大规模集成电路技术的迅猛发展迫切需要高性能 CAD工具——电子设计自动化(EDA)软件工具的支持 .与物理设计相关的 CAD技术称为布图设计 ,总体布线是布图设计中一个极为重要的环节 .目前 ,在深亚微米、超深亚微米工艺下的超大规模、甚大规模集成电路设计中 ,性能驱动总体布线算法已成为布图设计中的一个国际研究热点 .针对这一热点 ,分析了性能驱动总体布线算法研究中亟待解决的关键技术 ,并详细阐述了国内外的重要相关研究工作进展情况 .

MOSFET衬底电流模型在深亚微米尺寸下的修正

建立精确的衬底电流模型是分析ＭＯＳＦＥＴ 器件及电路可靠性和进行ＭＯＳＦＥＴ 电路设计所必需的．在分析载流子输运的基础上建立了一个常规结构深亚微米ＭＯＳＦＥＴ 衬底电流的解析模型，模型公式简单．对模型进行了验证，研究了衬底掺杂浓度与栅氧化层厚度对拟合因子的影响，并分析了模型中拟合因子的物理意义．

光刻胶灰化工艺与深亚微米线条的制作

随着器件尺寸的缩小，细线条的制作成为很关键的工艺，普通光学光刻已接近其分辨率的极限，而电子束光刻和Ｘ射线光刻技术复杂、费用昂贵。本文对光刻胶灰化工艺进行了分析和研究，并应用此工艺进行了深亚微米线条的制作，在普通光学光刻机上制作出宽度小于０．２５μｍ细线条。我们已将此工艺成功地应用在深亚微米ＭＯＳＦＥＴ的制作中。

集成电路可制造性设计中器件参数的提取

分别采用流体力学模型和漂移扩散模型对不同沟道长度的NMOSFET进行衬底电流的提取,并以NMOSFET沟道长度和LDD注入峰值综合对器件特性的影响为研究内容,介绍了集成电路可制造性设计中器件参数的优化与提取。

深亚微米SOC芯片物理设计中基于串扰的时序收敛方法

当芯片设计进入深亚微米,串扰效应引起大量的设计违规,尤其是对时序收敛产生很大的影响。实际上串扰对电路时序性能的影响非常难估计,它不仅取决于电路互联拓扑,而且还取决于连线上信号的动态特征。文章从串扰延时的产生原因开始分析,并提出了在0.18ΜM及以下工艺条件下对串扰延时进行预防,分析和修复的时序收敛方法。

超深亚微米单元工艺库快速表压缩方法

针对超深亚微米集成电路工艺库中的快速查表模型,提出了一种新的曲面拟合方法,实现了表压缩。从建立相应的数学模型入手,提出一种完备的表压缩方法。试验结果表明,在指定表大小的前提下,此压缩方法能在整体上得到相当小的偏差。

深亚微米器件Monte Carlo模拟的数学模型

讨论了深亚微米半导体器件模拟的ＭｏｎｔｅＣａｒｌｏ方法（ＭＣＭ），并简要阐述了玻耳兹曼模型（ＢＴＭ）、漂移扩散模型（ＤＤＭ）和流体动力学模型（ＨＤＭ）之间的关系．

适于深亚微米器件模拟的Monte Carlo方法

讨论了用于深亚微米半导体器件模拟的Ｍｏｎｔｅ Ｃａｒｌｏ 方法（ＭＣＭ），探讨了确定自由飞行时间的自散射方法，并简要阐述了玻耳兹曼模型（ＢＴＭ）、漂移扩散模型（ＤＤＭ）和流体动力学模型（ＨＤＭ）之间的关系。

微纳级双极晶体管的热耗散研究

对于双极性晶体管,由于自身存在的自加热现象,严重地影响着器件的特性。基于热电流方程、泊松方程及电流密度方程,在二维器件仿真环境下,进行了微纳级小尺寸npn双极性晶体管热现象的器件物理特性分析。重点研究了器件的集电极电流IC与晶格温度T的因变关系。研究结果显示,随着IC的增加,器件的晶格温度逐渐升高,VCE保持在3.0V、VBE达到最大值0.735V时,随器件晶格温度的升高VBE将减小。最后,笔者给出了描述晶体管温变关系的三维曲线。

超深亚微米层次互连特性及其布局布线优化(英文)

随着集成电路特征尺寸进入超深亚微米层次,互连线开始成为制约系统功能和可靠性的决定性因素。本文介绍了布局布线中的几种优化步骤:拥挤驱动布局、局部布局和搜索提炼、轨道分配和搜索修补。并结合Synopsys公司的超深亚微米布局布线系统APOLLO-Ⅱ有效地解决了互连线的串扰噪声和破坏问题。

三维集成电路测试方法

制造技术的不断发展使集成电路工业已达到深亚微米级,以TSV技术为基础的三维集成电路解决了器件间互连线长度过长的问题,成为一种具有众多优势极具竞争力的技术。综述基于TSV的三维集成电路测试的新特点,阐述以TSV技术为中心的三维IC的优势,介绍适用于三维IC的测试方法,分类阐述实现此种新技术所需要解决的难题。

超大规模集成电路设计软件的工程化维护

本文以美国Synopsys SOC一体化设计软件的应用环境为实例,基于当前通用的Solaris-UNIX局域网环境,系统地阐述IC设计工程软件在网络环境中的典型系统配置、安全保障及系统维护技术。文章给出了超大规模集成电路自动化设计工程软件的常规配置方案,对从事IC自动化设计网络环境管理的技术工作者具有较强的可操作性和可借鉴作用。

一种深亚微米全定制VLSI设计流程的研究

以某ＶＬＳＩ设计为背景，介绍了深亚微米ＶＬＳＩ设计的基本特点，提出了一种深亚微米ＶＬＳＩ设计的流程，对此设计流程的基本思想及实现过程进行了具体描述，最后进行了该设计方法与其他方法的比较。

亚微米及深亚微米常规和LDD MOSFET性能研究

对亚微米及深亚微米常规和轻掺杂漏（ＬＤＤ）ＭＯＳＦＥＴ性能进行研究。制作出常规及ＬＤＤ深亚微米ＭＯＳＦＥＴ。数值模拟和实测发现，对于深亚微米常规ＮＭＯＳＦＥＴ，只要设计适当，可在关态电流被限制在允许的条件内，利用降低工作电压减小热载流子效应以保证同样的可靠性，而其性能则可以高于需用更高工作电压的相同沟道长度ＬＤＤ器件，从而有利于器件面积的减小和工作功耗的降低。即使对于已经实际生产的０．５μｍ及０．３５μｍ沟道的器件情况也是如此。