期刊文献+
共找到58篇文章
< 1 2 3 >
每页显示 20 50 100
一种双三次插值实时超分辨率VLSI设计 被引量:1
1
作者 张思言 杜周南 +2 位作者 任一心 邓涛 唐曦 《西南大学学报(自然科学版)》 CAS CSCD 北大核心 2024年第4期202-212,共11页
视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提... 视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提高算法的性能和能耗,实现实时的视频超分辨率.设计了一种基于FPGA的高效高速双三次线性插值超大规模集成电路(Very Large Scale Integration Circuit,VLSI)架构,可用于4倍实时视频超分辨率.该FPGA架构解决了实现双三次插值过程中所需的复杂内存访问模式的问题,并提出了一种基于乒乓操作的数据重排硬件设计,将算法输出的特定顺序数据重新以行为主进行排列,使得硬件能够直接或较为简单地对接HDMI等视频接口.此外,采用状态机、流水线等方式降低设计功耗和减少时序违例,使得整个硬件设计可以更高频率运行.本研究在Zynq-7020 FPGA上实现了硬件架构,能够实时将qHD(960×540)的视频超采样为UHD(3840×2160)高清视频.实验结果表明,该硬件设计只需缓存1行图像像素,延迟仅为9.6μs,帧率达到192.9 Hz,成功实现实时处理.游戏图像数据集的测试结果表明,该设计峰值信噪比最高可达35.67 dB,结构相似度达到96.3%. 展开更多
关键词 双三次插值 实时超分辨率 现场可编程逻辑门阵列 超大规模集成电路
下载PDF
在VLSI制造中基于辅助图形的灰度光刻形成三维结构
2
作者 王雷 张雪 王辉 《半导体技术》 CAS 北大核心 2024年第9期832-837,共6页
半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造... 半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造成本过高,无法被直接应用于超大规模集成电路制造。提出了一种基于辅助图形的灰度光刻技术,通过辅助图形而非传统灰度光刻调整光源或透过介质的方法来调整光强分布,并结合光刻胶筛选方法,实现了仅通过调整单一光刻工艺模块,就使现有超大规模集成电路制造工艺生产线可低成本地兼容三维结构器件制造。制作了三维结构的微电子机械系统(MEMS)运动传感器,从而验证了所提出工艺的可行性。 展开更多
关键词 超越摩尔定律 超大规模集成电路(vlsi)制造 灰度光刻 辅助图形 微电子机械系统(MEMS) 分立器件
下载PDF
Effects of Dummy Thermal Vias on Interconnect Delay and Power Dissipation of Very Large Scale Integration Circuits
3
作者 XU Peng PAN Zhongliang 《Wuhan University Journal of Natural Sciences》 CAS CSCD 2018年第5期438-446,共9页
The interconnect temperature of very large scale integration(VLSI) circuits keeps rising due to self-heating and substrate temperature, which can increase the delay and power dissipation of interconnect wires. The t... The interconnect temperature of very large scale integration(VLSI) circuits keeps rising due to self-heating and substrate temperature, which can increase the delay and power dissipation of interconnect wires. The thermal vias are regarded as a promising method to improve the temperature performance of VLSI circuits. In this paper, the extra thermal vias were used to decrease the delay and power dissipation of interconnect wires of VLSI circuits. Two analytical models were presented for interconnect temperature, delay and power dissipation with adding extra dummy thermal vias. The influence of the number of thermal vias on the delay and power dissipation of interconnect wires was analyzed and the optimal via separation distance was investigated. The experimental results show that the adding extra dummy thermal vias can reduce the interconnect average temperature, maximum temperature, delay and power dissipation. Moreover, this method is also suitable for clock signal wires with a large root mean square current. 展开更多
关键词 very large scale integration (vlsi circuits interconnect temperature interconnect delay thermal vias interconnect power dissipation
原文传递
MPEG-2运动补偿的VLSI设计 被引量:4
4
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期903-906,共4页
基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA... 基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的 展开更多
关键词 运动补偿 MPEG-2 设计 运动图像压缩 vlsi
下载PDF
基于3DES的跳频序列族构造方法的VLSI实现 被引量:1
5
作者 李赞 蔡觉平 +1 位作者 金力军 常义林 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第4期501-504,580,共5页
基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族... 基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz~24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中. 展开更多
关键词 分组密码 跳频序列 VHDL(VHSIC Hardware Description Language) vlsi(Very large scale integrated circuits)
下载PDF
MPEG-2视频反量化和IDCT的VLSI设计 被引量:6
6
作者 惠新标 叶楠 郑志航 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第2期193-196,共4页
反量化(IQ)和反离散余弦变换(IDCT)是MPEG-2 中恢复帧内编码系数或差分系数的重要手段.设计了用于MPEG-2 MP@ ML视频解码超大规模集成电路(VLSI)的IQ 和IDCT电路结构,采用VHDL进行描述并... 反量化(IQ)和反离散余弦变换(IDCT)是MPEG-2 中恢复帧内编码系数或差分系数的重要手段.设计了用于MPEG-2 MP@ ML视频解码超大规模集成电路(VLSI)的IQ 和IDCT电路结构,采用VHDL进行描述并通过模拟得以验证.采用全硬件实现的方法,并针对性地提出了相应的硬件电路结构设计,减少了电路规模以适应MPEG-2MP@ ML视频较大的数据量,达到了实时解码的目的. 展开更多
关键词 MPEG-2 反量化 视频信号 vlsi IDCT 设计
下载PDF
H.264标准中Exp-Golomb编解码器的VLSI设计 被引量:3
7
作者 吴斌 郭树旭 +2 位作者 王明江 郑凡 陈玫玫 《吉林大学学报(信息科学版)》 CAS 2008年第3期244-247,共4页
为提高Exp-Golomb码的编解码效率,提出了一种基于快速"首位1检测"的Exp-Golomb编解码器硬件实现方法,降低了计算量并节省了硬件资源。该Exp-Golomb编解码器已通过RTL(Register Transfer Level)级仿真和综合,并在FPGA(Field Pr... 为提高Exp-Golomb码的编解码效率,提出了一种基于快速"首位1检测"的Exp-Golomb编解码器硬件实现方法,降低了计算量并节省了硬件资源。该Exp-Golomb编解码器已通过RTL(Register Transfer Level)级仿真和综合,并在FPGA(Field Programmable Gate Array)开发平台进行了验证,在133 MHz时钟频率下编解码器的综合门数分别为765门和632门。该编解码器能满足Baseline档次(30帧/s),分辨率为352×288视频序列的实时编解码对质量和速度的要求。 展开更多
关键词 H.264标准 熵编码 指数哥伦布码 大规模集成电路
下载PDF
HEVC帧内预测Planar和DC模式的VLSI架构设计与实现 被引量:3
8
作者 周巍 黄晓东 +2 位作者 朱洪翔 郭龙 张仁鹏 《计算机工程与应用》 CSCD 北大核心 2015年第8期160-164,共5页
在研究新一代高性能视频编码标准(HEVC)帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存... 在研究新一代高性能视频编码标准(HEVC)帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存器累加架构;针对DC模式,设计了一种基于算法的分割处理架构。实验结果表明,所设计的架构在TSMC180 nm的工艺下最高频率为350 MHz,面积合计为68.1 kgate,能够实现对4∶2∶0格式7 680×4 320@30 f/s视频序列的实时编码,最高工作频率可以达到23.4 MHz。 展开更多
关键词 高性能视频编码标准(HEVC) 帧内预测 planar模式 DC模式 超大规模集成电路(vlsi)架构设计
下载PDF
MPEG-2视频变长码解码VLSI设计 被引量:3
9
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1111-1113,共3页
提出了一个MPEG2 视频解码中变长码解码的VLSI设计.采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了MPEG2 M... 提出了一个MPEG2 视频解码中变长码解码的VLSI设计.采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了MPEG2 MP@ ML的实时解码,并为更复杂的应用提供了扩展的余地. 展开更多
关键词 MPEG-2 变长解码 视频解码 vlsi 设计
下载PDF
VLSI中高性能X结构多层总体布线器 被引量:4
10
作者 刘耿耿 庄震 +1 位作者 郭文忠 陈国龙 《自动化学报》 EI CSCD 北大核心 2020年第1期79-93,共15页
X结构带来物理设计诸多性能的提高,该结构的引入和多层工艺的普及,使得总体布线算法更复杂.为此,在XGRouter布线器的基础上,本文设计了三种有效的加强策略,包括:1)增加新类型的布线方式;2)粒子群优化(Particle swarm optimization,PSO)... X结构带来物理设计诸多性能的提高,该结构的引入和多层工艺的普及,使得总体布线算法更复杂.为此,在XGRouter布线器的基础上,本文设计了三种有效的加强策略,包括:1)增加新类型的布线方式;2)粒子群优化(Particle swarm optimization,PSO)算法与基于新布线代价的迷宫布线的结合;3)初始阶段中预布线容量的缩减策略,继而引入了多层布线模型,简化了XGRouter的整数线性规划模型,最终构建了一种高性能的X结构多层总体布线器,称为ML-XGRouter.在标准测试电路的仿真实验结果表明,ML-XGRouter相对其他各类总体布线器,在多层总体布线中最重要的优化目标|溢出数和线长总代价两个指标上均取得最佳. 展开更多
关键词 X结构 多层布线 超大规模集成电路 总体布线 粒子群优化
下载PDF
MPEG-4运动补偿处理器的VLSI结构设计 被引量:3
11
作者 王占辉 刘大明 刘龙 《电子器件》 EI CAS 2005年第3期546-550,共5页
针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。文中的方案已经在XilinxISE6.1i集成开发环境下,采用了VHDL进行描... 针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。文中的方案已经在XilinxISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证。仿真和综合结果表明,该处理器逻辑功能完全正确,能满足MPEG-4CoreProfiles&Level2实时编码要求,可用于MPEG-4的VLSI实现。 展开更多
关键词 超大规模集成电路 MPEG-4 运动补偿
下载PDF
并行可配置的HEVC熵编码的VLSI结构 被引量:4
12
作者 路伟 余宁梅 +1 位作者 南江涵 王冬芳 《计算机工程与应用》 CSCD 2014年第3期121-124,144,共5页
提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算... 提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算效率的同时,平衡了VLSI设计中面积过大的问题。在SMIC 0.13μm工艺库下,进行了逻辑综合,系统总门数为16.2 K,片上存储为20.8 KB。在时钟频率300 MHz下,可处理3 840×2 160@30 frame/s的视频序列。 展开更多
关键词 基于上下文模型的二进制算术编码 高效视频编码技术 可配置 超大规模集成电路
下载PDF
基于动态粒子群优化的X结构Steiner最小树算法
13
作者 王景熠 朱予涵 +1 位作者 周茹平 刘耿耿 《计算机工程》 CAS CSCD 北大核心 2024年第9期226-234,共9页
Steiner最小树(SMT)是总体布线的最佳连接模型,其构造是1个NP-难问题。粒子群优化(PSO)算法在解决NP-难问题中具有良好的表现,而PSO算法中种群的拓扑结构及搜索信息的传递机制对其性能有着很大的影响。1个适用于具体问题的种群拓扑结构... Steiner最小树(SMT)是总体布线的最佳连接模型,其构造是1个NP-难问题。粒子群优化(PSO)算法在解决NP-难问题中具有良好的表现,而PSO算法中种群的拓扑结构及搜索信息的传递机制对其性能有着很大的影响。1个适用于具体问题的种群拓扑结构对算法性能的提升极为显著。因此,利用PSO求解总体布线问题需要根据具体布线问题的特性来选择合适的粒子拓扑结构策略,以提升PSO的性能。提出基于动态PSO的X结构Steiner最小树(XSMT)算法以解决总体布线问题。首先,设计动态子群与信息交换策略,对种群进行子群划分,引入信息交换的概念,让子群在保持独立性的同时与其他子群进行信息交换,增加子群多样性;其次,设计粒子学习与变异策略,通过设置子群中粒子的学习对象使子群趋向于全局最优,并选择每个子群中适应度值最好的粒子进行变异,使粒子更易于跳出局部最优;最后,设计从多群局部学习过渡到单群全局学习策略,使算法在迭代次数到达阈值之后从局部学习过渡到全局学习,使得粒子在较优拓扑结构的基础上内部连接以获得更好的线长优化率。实验结果表明,与现有的2种R结构SMT(RSMT)算法相比,所提算法在优化线长方面分别优化了10.25%、8.24%;与现有的3种XSMT算法相比,该算法在优化线长方面分别优化了2.44%、1.46%、0.48%,验证了算法的有效性。 展开更多
关键词 动态粒子群优化 信息交换 X结构Steiner最小树 超大规模集成电路布线 粒子群优化离散化
下载PDF
访存带宽最小化的H.264整像素运动估计VLSI结构 被引量:1
14
作者 李东晓 郑伟 张明 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2007年第8期1341-1347,共7页
面向H.264/AVC整像素运动估计,提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构.通过在片上最大化重用参考像素,使外存访问带宽得到了最小化,每个参考像素只需访存一次.通过分布式内存映射和图像边界的假想连... 面向H.264/AVC整像素运动估计,提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构.通过在片上最大化重用参考像素,使外存访问带宽得到了最小化,每个参考像素只需访存一次.通过分布式内存映射和图像边界的假想连接,使参考像素的搬运过程规则、高效.处理器单元(PE)结构简单,PE阵列以单指令多数据流(SIMD)方式工作,数据通信采用脉动方式,计算部件的利用效率为100%.搜索过程没有空泡,每拍处理一个搜索点,支持7种可变尺寸分块,同时完成41个分块的绝对差之和(SAD)的计算与比较.给出了参数化的结构设计描述.针对标准清晰度数字电视(SDTV)应用,设计实现了一个具体的结构,采用Faraday0.18μm CMOS标准单元工艺库,逻辑门数为151×103门,关键路径时延为3.86 ns,片上缓存为23.75 kB,访存I/O引脚数为8 bit.在216 MHz钟频下,实时支持SDTV 720×576@30fps,搜索范围为[-32,32]×[-16,16],2个参考图像,访存带宽为24.9 MB/s. 展开更多
关键词 H.264/AVC 运动估计 vlsi结构 数据重用 访存带宽
下载PDF
面向VLSI实现三角函数求解算法 被引量:3
15
作者 石晶林 韩月秋 《北京理工大学学报》 EI CAS CSCD 1999年第6期714-716,共3页
目的 研究面向超大规模集成电路 ( VL SI)实现三角函数求解算法及其电路结构的实现 .方法 首先采用坐标旋转数字计算法推导求解三角函数的有效算法 ,然后利用小角度时的三角函数倍角公式推导有效的三角函数求解方法 .结果与结论 得... 目的 研究面向超大规模集成电路 ( VL SI)实现三角函数求解算法及其电路结构的实现 .方法 首先采用坐标旋转数字计算法推导求解三角函数的有效算法 ,然后利用小角度时的三角函数倍角公式推导有效的三角函数求解方法 .结果与结论 得到了电路结构形式简单 ,易于实现且能对任意角度的三角函数进行计算而不需查表的倍角计算法 ,同时也得到了改进的 CORDIC三角函数求解算法以及实现算法的 VL SI阵列结构 。 展开更多
关键词 三角函数 CORDIC算法 VLSD 电路结构
下载PDF
VLSI平面布图规划中模拟退火算法的加速策略
16
作者 周晓方 王琳凯 +1 位作者 陈珊珊 赵长虹 《计算机工程与应用》 CSCD 北大核心 2009年第33期64-66,69,共4页
布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻... 布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻域构造策略来加速算法的收敛,有效地提高了平面布图规划中模拟退火算法的搜索效率。 展开更多
关键词 超大规模集成电路(vlsi) 布图规划 模拟退火 加速
下载PDF
高性能二维9/7离散小波变换VLSI结构
17
作者 宋有才 韩波 +2 位作者 王诗兵 谭拂晓 赵正平 《计算机工程与应用》 CSCD 2014年第20期187-191,共5页
为了降低二维小波变换中的存储消耗并同时提高电路处理速度,提出了一种二维并行的VLSI结构。通过充分挖掘二维变换中行变换和列变换之间的关系,优化了行变换核和列变换核的并行数据扫描输入方式,将9/7小波变换的中间存储降低至4N。同时... 为了降低二维小波变换中的存储消耗并同时提高电路处理速度,提出了一种二维并行的VLSI结构。通过充分挖掘二维变换中行变换和列变换之间的关系,优化了行变换核和列变换核的并行数据扫描输入方式,将9/7小波变换的中间存储降低至4N。同时,采用基于翻转格式的流水线技术,将电路的关键路径缩短至一级乘法器延时,有效地提高了电路处理速度,并通过伸缩电路合并的优化方法将乘法器个数降低至10个,从而有效地减少了硬件资源消耗。 展开更多
关键词 离散小波变换 超大规模集成(vlsi)结构 并行扫描 翻转格式
下载PDF
MPEG4中VOP填充模块的VLSI设计
18
作者 刘龙 韩崇昭 +1 位作者 王占辉 白雁 《微电子学与计算机》 CSCD 北大核心 2005年第11期28-32,共5页
文章根据MPEG-4纹理填充的特点,采用流水线结构设计了MPEG-4中的重复填充的,采用乒乓RAM实现了高速流水线结构,利用填充PE单元实现了MPEG-4高效的重复填充。仿真和综合结果表明,文章设计的VOP填充处理器的逻辑功能完全正确,而且可以满足... 文章根据MPEG-4纹理填充的特点,采用流水线结构设计了MPEG-4中的重复填充的,采用乒乓RAM实现了高速流水线结构,利用填充PE单元实现了MPEG-4高效的重复填充。仿真和综合结果表明,文章设计的VOP填充处理器的逻辑功能完全正确,而且可以满足MPEG-4CoreProfiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现。 展开更多
关键词 超大规模集成电路 MPEG-4 填充
下载PDF
脉频调制神经网络VLSI的设计及应用
19
作者 吕琛 王桂增 《控制理论与应用》 EI CAS CSCD 北大核心 2004年第2期174-178,共5页
本文提出了一种用于故障诊断识别的改进脉冲频率调制(PFM)VLSI神经网络电路,改进了传统的基于软件的机械故障诊断模式,发挥了神经网络超大规模集成电路(VLSI)的优势.利用单层感知器网络、场效应管电路实现了一种新的数字模拟混合突触乘... 本文提出了一种用于故障诊断识别的改进脉冲频率调制(PFM)VLSI神经网络电路,改进了传统的基于软件的机械故障诊断模式,发挥了神经网络超大规模集成电路(VLSI)的优势.利用单层感知器网络、场效应管电路实现了一种新的数字模拟混合突触乘法/加法器电路,而且该神经网络电路的突触权值不需要学习调整,降低了电路的复杂性.以此电路为基础,设计了进行主轴承噪声故障诊断的神经网络故障识别系统.将含有故障信息的原始噪声信号,经过前置信号处理分析、故障特征值提取和神经网络运算,得出VLSI电路输出端电容的电压——代表待识别信号与模板故障信号的“欧氏距离”,进而判断出故障的类别.经过仿真测试,基于硬件的诊断系统的识别性能接近于基于软件的系统. 展开更多
关键词 神经网络 故障诊断 超大规模集成电路 脉频调制
下载PDF
支持MPEG-4面向对象编码的VLSI模块结构设计
20
作者 王占辉 刘大明 《电子器件》 EI CAS 2006年第2期434-438,共5页
MPEG-4中一个新特性是面向对象编码。为了支持这种特性,MPEG-4标准引入了两种新的算法:重复填充和纹理填充。根据这两种算法的特点,设计了MPEG-4重复填充和纹理填充的VLSI结构。文中的方案在XilinxISE6.1i集成开发环境下,采用了VHDL进... MPEG-4中一个新特性是面向对象编码。为了支持这种特性,MPEG-4标准引入了两种新的算法:重复填充和纹理填充。根据这两种算法的特点,设计了MPEG-4重复填充和纹理填充的VLSI结构。文中的方案在XilinxISE6.1i集成开发环境下,采用了VHDL进行了描述,并使用电子设计自动化工具进行了模拟和验证。仿真和综合结果表明,本文设计的VLSI处理器,其逻辑功能完全正确,而且可以在很低的时钟频率下满足MPEG-4CoreProfiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现。 展开更多
关键词 超大规模集成电路 MPEG-4 重复填充 纹理填充
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部