一种具有自校准、自控制功能的I^(2)C接口电路

文章提出一种在开漏模式下通过硬件自检测、自校准实现高性能I^(2)C(inter-integrated circuit)接口的设计,并给出一种I^(2)C接口自控制实现开漏功能的方法。在传统I^(2)C接口电路的基础上,增加了自检测拉低时钟总线并进行自校准的功能,使得在开漏模式下,硬件能够自动检测到时钟总线在上拉过程中的低电平并进行自校准高电平,在改善通信稳定性的基础上实现了性能提升。考虑到不同的应用场合,增加了开漏使能控制电路,为提高IP的可移植性,I^(2)C接口可自控制开漏功能,支持软件配置,灵活地应用于各种通用输入输出(general-purpose input/output,GPIO)模型中。成品开发板电路测试表明,在系统时钟为120 MHz时,该电路在开漏模式下高速通信中的位速率高达5.98 Mbit/s,在推挽模式下超快速通信中的位速率高达30.00 Mbit/s。

基于Web服务的软件服务体系结构的研究与实现

提出并设计实现了基于Web服务的软件服务体系结构的ACT WSOA系统 ,主要包括基于通用客户端的服务请求者、基于UDDI(UniversalDescrip tion ,DiscoveryandIntegration)服务器的服务注册者以及基于Web服务运行时环境的服务提供者 .该系统遵循和支持相应的国际开放标准 ,诸如UDDI、WSDL(WebServicesDescriptionLanguage)、SOAP(SimpleObjectAccessProtocol) 。

阻塞斩波三相交交变频电源的FPGA控制实现

变频技术是重要的节能技术,所以针对低频或转速不恒定的节能设备,提出了基于FPGA数字控制的三相交交直接变频电源技术。用VHDL语言对主控芯片FPGA编写程序,其输出的高频SPWM信号经驱动电路后作为电源和负载间开关MOSFET的控制信号。MOSFET周期性地部分阻塞电源不能达到负载来改变输出电压的频率,同时在放行的时区斩波来改变输出电压的幅值。基于Matlab仿真平台,对系统进行了建模和仿真,仿真结果验证了该技术的正确性。最后给出了频率为7.14 Hz和2.63 Hz的实验波形,实验结果证明了该技术的可行性。

JPEG2000二维离散小波变换高效并行VLSI结构设计

提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,增加了硬件资源利用率,加快了变换速度,减小了电路的规模.二维离散小波滤波器结构已经过VerilogHDL行为级仿真验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编、解码芯片中.

基于3DES的跳频序列族构造方法的VLSI实现

基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz～24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中.

HDB_3编译码器的优化设计与实现

针对现有HDB3(三阶高密度双极性)编码器中存在编码复杂、输出延时长等缺陷,提出了一种基于分组编码、统一极性判断和位置极性判断的HDB3编码器快速设计方法,并相应提出了基于极性判别的快速译码设计方法,避免了译码过程中的取代节检测.在QuartusⅡ5.1下的仿真结果表明,提出的编译码方法具有消耗资源少、工作速度快的优点,与现有方法相比,编码和译码占用的逻辑单元数分别减少25%和40%,扇出数分别减少29.4%和50.9%.经实际测试,编译码器功能正确,可用于实际电路中.

基于VHDL语言的参数化设计方法

随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现。虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源。此外,同一算法在不同的应用领域中,也会需要对其规模进行改变。设计的参数化是指只需要对参数进行设定就可以自动生成相应规模设计的技术。首先提出了一种基于综合工具的VHDL参数化设计方法,其次以多路奇偶校验生成器为例,详细说明了参数化的基本过程,最后在HMMer的FPGA实现中应用所提出的方法,从而实现对运算单元数量的控制。所提出的参数化方法具有操作简单、代码变动小、无需要第三方代码支持等优点。实验表明,该方法是VHDL设计中成本小、效果好的参数化设计方案。

基于FPGA的音频芯片输出控制设计

研究使用VHDL对FPGA进行编程并控制wm8731音频解码芯片将数字音频信号转换为模拟音频信号输出。通过对wm8731芯片的数字音频信号输入时序和控制信号时序的研究,达到对wm8731芯片进行控制及模拟音频信号输出的控制。实验结果表明,本设计可以达到控制wm8731进行音频信号的数模转换的功能。

现场可编程门阵列在逆变器控制系统中的应用

介绍了现场可编程门阵列 (FPGA)器件的内部结构特点及其在三点式逆变器控制电路上的应用 ,给出了该设计的仿真波形 。

VHDL数字系统设计实验教学研究

VHDL数字系统设计实验课程已建成立体化教学资源,自主开发了EDA实验平台,建成含课堂视频、实验指导视频、电子教案、网上信息发布、师生互动等的课程网站;还精心设计了实验内容,安排了由浅入深的基本模块电路设计、简单综合设计、接近工程实际的复杂设计3个层次实验;改革实验教学方法,提供全方位的实验教学指导;加强学生实验过程管理,开发并使用了现场电脑打分系统;完善有效的实验考核方案。结果表明:该一系列措施在实验教学体系建设方面取得了较好成绩,使实践课达到了教学直观和知识系统化的目的,学生普遍反映受益匪浅。

基于可编程逻辑器件的LED显示屏控制系统设计

针对利用单片机设计LED显示屏控制系统中所存在的问题,提出了基于可编程逻辑器件设计和实现的大屏幕LED显示系统,并用串并结合的方案取代以往控制器和显示屏之间串行的数据传输方式。此外,增加光频转换器TSL235,根据环境变化实时调整显示亮度。该系统具有刷新速度快、亮度高、灵活配置、功耗低等特点,外接16 MHz时钟,显示屏能够清晰地显示汉字。

采用FPGA技术实现DDA插补算法的研究

在Xilinx ISE开发平台上,运用硬件描述语言VHDL设计了DDA直线插补程序与DDA圆弧插补程序,并使用ModelSIM6.1进行功能仿真,选用Xilinx公司Spartan-3E系列的器件进行下载配置,硬化实现了DDA插补算法。

循环冗余校验分布式算法的理论推导及FPGA实现

循环冗余校验(CRC)算法广泛应用于测控及通信领域以提高数据传输的可靠性。传统的按位计算CRC校验值的方法不能满足高速信号处理的要求。利用FPGA查找表结构以及并行分布式运算的特点,在很大程度上可以突破处理速度上的瓶颈。本文对CRC分布式算法进行了公式推导,该方法可以衍生出针对任何阶次生成多项式以及任意处理位宽的CRC分布式算法。该算法在实际应用中获得了很高的处理速度和很好的稳定性。

基于FPGA的电脑横机控制器PC104总线接口设计

针对电脑横机编织需要可靠的数据交换,提出一种新型控制器,由工控机和FPGA主控板构成,通过PC104总线进行数据传输.主控板由SpartanTM-3系列FPGA、配置PROM、双向电平转换器等构成,介绍了用VHDL语言描述的FPGA内的PC104接口逻辑,给出了程序代码,经编译、综合、下载后,通过逻辑分析仪测量了总线数据读取时序,时序图表明该接口工作稳定.实际应用也证明,该接口体积小,性价比高,并可移植.

高精度中频双极性PWM信号发生器的FPGA实现

针对DSP芯片的PWM驱动信号精度与载波频率不能兼顾的矛盾,提出了一种基于FPGA器件的高精度中频双极性PWM信号发生器,该PWM信号发生器采用VHDL语言予以实现,具有集成度高、抗干扰能力强、中频范围内频率可调而不改变PWM精度的特点。仿真结果表明在中频范围内,该PWM信号发生器可以方便的改变PWM驱动信号频率,而其精度不会变化。在长脉冲激光驱动电路中实验中,该PWM信号发生器很好地解决了PWM精度与频率之间的矛盾,并具有较强的抗干扰能力。

应用VHDL语言的FFT算法实现

针对目前数字信号处理中大量采用的FFT算法都需要软件来处理的问题,基于FFT算法的原理,采用硬件描述语言(VHDL)和现场可编程逻辑门阵列(FPGA),建立了算法逻辑的硬件模型,并编程实现其逻辑运算功能,完成了FFT算法的硬件描述.经测试表明,数字信号的处理速度提高了10％～20％,特别适用于复杂信号的频谱分析,增强了数据处理的可靠性和稳定性.

基于FPGA的三相步进电机控制器

为提高电机控制的精确度和灵活度,并减小其功耗与体积,用QuartusⅡ软件开发了一种基于FPGA的三相步进电机控制器。该电机控制器包括指定频率产生模块、频率调节模块、频率测量及LED显示模块、电机开关控制逻辑、电机运转方向控制逻辑等部分,整个系统使用VHDL硬件描述语言实现,采用全数字化控制。仿真结果表明,该控制器控制灵活、调速范围大、精度高、稳定性好。

基于硬件描述语言(VHDL)的数字时钟设计

VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.

基于HDL仿真的同步时序电路演化方法

时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应HDL代码的方法,利用批处理技术实现电路评估过程的自动运行。四倍分频器电路演化实验结果验证了该方法的可行性与有效性。

高频地波雷达VXI总线接口电路的设计

按照模块化和标准化的要求,提出用CPLD和双口RAM来实现一种通用的寄存器基VXI接口电路的设计方案,使之满足基于VXI总线高频地波雷达所有模件的接口要求.具体描述了该接口的设计方法、主要的逻辑及时序关系,采用有限状态机并利用VHDL语言和原理图输入的混合设计成功实现了"双向中断、全双工"的块数据传输方式.它具有通信速率高、灵活性好、调试方便等特点.实际运行表明,该接口电路工作正常可靠.