基于IEEE 1500的NoC资源节点Wrapper设计

为确保不同资源节点在No C系统中可靠地工作,亟需构建有高效、统一的资源节点测试方案。通过分析资源节点的测试特征和方法,选择IEEE 1500 Wrapper的可测性设计方案,在目前设计方法不足的基础上,提出针对不同端口工作时序复杂程度不同的特征设计不同的WBR单元以提高测试效率。实验以LIFO资源节点为例验证了Wrapper测试的有效性,结果表明改进设计方法可减少的WRCK时钟数等于LIFO资源节点矢量数的10倍,因此应用改进的设计方法可有效缩减测试时间。

一种改进的层次化SOCs并行测试封装扫描单元

测试封装是实现SOC内部IP核可测性和可控性的关键,而扫描单元是测试封装最重要的组成部分.然而传统的测试封装扫描单元在应用于层次化SOCs测试时存在很多缺点,无法保证内部IP核的完全并行测试,并且在测试的安全性,功耗等方面表现出很大问题.本文提出一种改进的层次化SOCs测试封装扫描单元结构,能够有效解决上述问题,该结构的主要思想是对现有的扫描单元进行改进,实现并行测试的同时,通过在适当的位置增加一个传输门,阻止无序的数据在非测试时段进入IP核,使得IP核处于休眠状态,保证了测试的安全性,实现了测试时的低功耗.最后将这种方法应用在一个工业上的层次化SOCs,实验分析表明,改进的测试封装扫描单元比现有扫描单元在增加较小硬件开销的前提下,在并行测试、低功耗、测试安全性和测试覆盖率方面有着明显的优势.

一种基于标准逻辑单元的GALS异步封装电路

基于点对点GALS模型,给出了异步封装电路的信号状态转换图(STG),基于Petrify设计了一种基于标准逻辑单元的GALS异步封装电路,包括同步/异步接口电路、具有分频及暂停功能的局部时钟等设计。由于所设计的异步封装电路具有不存在延时器件、没有使用特殊的异步逻辑单元等特点,所以论文基于两个同步计数器实现了GALS点对点模型进行仿真和FPGA验证,结果显示了整个异步封装及其GALS系统性能的正确性。