基于Verilog HDL语言的32X8 FIFO设计

介绍了FIFO的基本概念、设计方法和步骤,采用了一种新颖的读、写地址寄存器和双体存储器的交替读、写机制,实现了FIFO的基本功能,同时使本3 2X8FIFO拥有可同时读、写的能力,完全基于VerilogHDL语言实现了电路功能并应用Synopsys公司的DesignCompiler和VCS对其进行综合、仿真。

Optimal Implementation of Two FIFO-Queues in Single-Level Memory

This paper presents mathematical models and optimal algorithms of two FIFO-queues control in single-level memory. These models are designed as two-dimensional random walks on the integer lattice in a rectangular area for consecutive implementation and a triangle area for linked list implementation.

基于 FIFO 存储器的高速显微图像处理系统

论述了在显微成像系统中采用普通视频采集卡所存在的问题，并介绍了一种基于ＦＩＦＯ存储器结构的高速显微图像处理系统的原理和设计，进而从硬件和软件两个方面详细地说明了系统的体系结构。

基于同步Slave FIFO技术的高速USB数传系统设计

给出一种基于"USB2.0Slave接口芯片+FPGA"架构的高速USB数传系统设计方案。系统以CY7C68013A为USB协议桥、FPGA为逻辑控制单元,优化设计有限状态机实现同步Slave FIFO接口协议,构建了USB数据高速传输通道,保证了数据传输、处理过程中的可靠性、实时性和高效性;优化了芯片固件加载方式,实现了系统在线自动升级加载功能。经实测,系统的数据传输处理能力平均可达320Mb/s,接近USB2.0协议规定的极限速率,固件可在1.2s内完成自动加载,使系统具备了快速升级能力。

基于Slave FIFO模式的光栅尺精度检测系统接口程序设计

本文研究了一种基于Slave FIFO模式的光栅尺精度检测系统接口程序设计,主要涉及了精度检测系统的上位机和数据采集模块的USB接口程序设计,包括接口的固件程序设计和上位机通信接口程序设计。

基于USB 2.0 Slave FIFO模式下软件开发框架

以Cypress公司的基于USB2.0的EZ-USB FX2系列芯片之一CY7C68013为例,简要介绍了其内部结构,并详细说明在Slave FIFO模式下实现批量数据传输中相应软件系统,包括固件程序、Windows驱动程序及应用程序的开发过程.

基于DSP的语音信号采集系统的设计

设计了一种基于16位定点DSPTMS320VC5410的语音信号采集系统,该系统应用了集ADC和DAC于一体的SIGMADELTA型单片模拟接口芯片TLC320AD50C,采用FIFO技术进行缓存,CPLD实现控制逻辑,EZUSB外围接口器件实现串行通信。主要介绍了系统的硬件结构和软件编程思想及实现方法。经测试,对语音信号回放人耳感觉不到失真。

基于FIFO技术的数据采集系统研究

数据采集系统[1]是工业CT[1](Industrial Computed Tomography--ICT)的重要组成部分,保证数据采集系统工作的稳定、可靠和一致性,对于研制和改进其质量和提高工业CT整体性能有着重要的意义.在Windows操作系统下,程序查询的教据传输方式会因为其它程序的中断造成数据丢失,针对这一问题,对工业CT的数据采集系统进行了设计与研究[3].将程序查询方式改为中断方式,在计数逻辑电路的数据通道前端加上FIFO缓存,从而保证了数据采集和传输的可靠和稳定性.

模拟器中基于Slave FIFO模式USB数传系统设计

在模拟器的设计中,为了使数据能够快速有效地在模拟器的各个模块之间进行高速传递,提出了一种同步Slave FIFO模式高速USB数据传输设计方法 ,并完成了系统的软硬件设计。系统以FPGA作为核心逻辑控制单元,优化设计有限状态机实现同步Slave FIFO接口协议,设计了芯片固件程序,实现系统在线自动升级加载功能。实际测试表明,本系统数据传输能力平均可达40 MB/s,本系统设计可扩展性好,易于修改和移植,能降低模拟器成本。

基于Slave FIFO模式的cmos摄像头接口设计

介绍了基于Cypress公司的CY7C68013芯片在Slave FIFO模式下cmos摄像头接口设计。利用USB2.0高速串行总线并通过设置中断标志位为cmos摄像头设计出高速稳定的数据接口。并给出了接口硬件电路和软件设计方法。

FIFO芯片AL422B在视频系统中的应用

介绍了AverLogic公司推出的先入先出存储芯片AL4 2 2B的特点和主要功能。由于其具备了较大的存储空间和较快的存取速度 ,故在视频系统中的应用最为典型 ,如视频信号转换、视频分割、画中画电视等均可采用FIFO芯片AL4 2 2B。

基于Vivado的Xilinx FIFO IP核应用与仿真

介绍了FIFO的原理,以及在FPGA数字系统设计中的应用,着重分析了Xlinx公司的FIFO IP核的构建方法与实际应用方法。通过编写Verilog代码对FIFO空间进行读写,并使用Xilinx公司的开发环境Vivado内嵌的Modelsim对FIFO IP核进行了时序仿真,结合仿真结果详细分析了各控制信号以及FIFO的工作机制,为基于FIFO的FPGA数字系统设计提供了参考。

基于FPGA FIFO处理的多路CAN总线高速通信设计

船舱监控系统配置多种信号监测设备,需要对各种信号监控设备的交互数据进行实时采集和处理,提出一种基于FPGA FIFO处理单元的多路CAN总线的高速通信设计;采用多路隔离CAN总线通道的设计方法,利用FPGA实现CAN总线数据、地址及控制信号的统一管理,并在FPGA中引入FIFO处理单元,有效扩展CAN总线接收数据的存储深度,规避大量信息的频繁处理对计算机处理系统造成的负担,实现实时操作系统上的高速报文交互;试验测试证明,该设计有效提高多路CAN总线通信的极限速率,合理优化计算机系统中断资源分配方式,降低CAN总线通信的中断频率。

FPGA中QDRII+SRAM FIFO接口设计

为了实现模块化设计,缩短FPGA的开发周期,提出了基于Xilinx Virtex-7 FPGA的QDRII+SRAM FIFO接口设计方案。借鉴标准FIFO的设计思想,结合QDRII+SRAM控制器的特点,设计基于QDRII+SRAM控制器的FIFO接口。通过原型机测试,验证了该接口不仅具有标准FIFO的功能,而且具有存储空间大等优势。

基于STM32与异步FIFO的乒乓模式高速数据采集系统设计

针对电力行业光纤光栅传感器数据采集速率不足、功耗高等问题,设计了一种基于STM32与异步FIFO的高速数据采集系统。该系统以STM32为核心,通过采用TIADC结构来实现双通道交替采样,提高了系统采样率;各通道内利用两片异步FIFO实现乒乓缓存技术,完成了信号数据的高速存储与实时处理,并通过WIFI通信将数据传输到上位机。试验证明:该数据采样系统实现了低功耗的高速数据采集,存储深度为16 K,最高采样率可达200 Msample/s,可满足电力行业工程需求。

基于FPGA中FIFO误码率软硬件测试方法

文中介绍用 FPGA中 FIFO的误码率软件和硬件测试方法,简介数据比较程序;说明硬件测试中伪随机码序列特点和生成原理,并对比较时如何使数据对应做出讨论。最后列出测试结果,比较这两种方法的优缺点。

基于FPGA的多通道FIFO存储控制器的设计与实现

为了解决多个功能模块同时访问同一存储器单元而出现冲突问题,设计了带FIFO的多通道存储控制器。首先给出其工作原理以及系统架构设计,然后采用有限状态机和Verilog HDL语言设计各模块,并在ModelSim上完成前仿真和后仿真,最后在Xilinx FPGA平台上完成下板功能验证。实践表明该存储控制器在保证访问不冲突的前提下最大化了存储器访问效率,提供了简单易用的用户接口,且可根据具体应用自由定义通道数和各通道轮询时间等参数,从而实现了最高资源利用效率。

基于无锁FIFO队列的CAN总线数据采集系统

针对在CAN总线数据量大的应用场景下,CAN总线记录仪实车数据采集数据丢帧的问题及人工操作PC搭配CAN分析仪采集实车数据流程繁琐的问题,基于无锁FIFO队列算法设计了以STM32为核心控制器的CAN总线数据采集系统。系统分为软件和硬件两个部分:软件部分运用无锁FIFO队列算法,可根据CAN总线数据量的大小自适应调整队列缓冲区的大小,优化后可避免数据帧丢失;硬件部分以STM32为平台,搭载Micro SD卡模块,实现了无需人工操作使总线实车数据的采集脱离PC设备。经验证表明,该系统方案避免了CAN总线实车数据采集过程中数据丢帧问题,简化了实车数据采集流程,提高了实车数据采集效率。

基于有色Petri网的FIFO栈建模与优化

先入先出FIFO栈在智能仪器及测试系统中起着重要作用。针对FIFO栈设计缺乏理论指导和严格数学验证的问题,提出采用有色Petri网(CP-net)来建模和优化FIFO栈。提出了一种FIFO栈设计模型,FIFO栈的入栈口和出栈口固定但容量可变。应用建模、仿真工具CPN Tools对FIFO栈的动态运行过程进行建模、仿真和分析,并在此基础上,对FIFO栈模型进行了优化。采用Verilog HDL在现场可编程逻辑门阵列FPGA上具体实现了FIFO栈的硬件电路。仿真结果和实际应用表明,该设计模型是活的、公平的、安全的和高效的。

一种基于FIFO的多用途接口设计

介绍了Cypress公司的一种高速双向同步FIFO芯片,提出了一种应用FIFO实现通用信号处理模块之间的通讯电路的设计方法,并给出了详细的电路设计图及其工作原理。在文章最后还介绍了一种FIFO与ADC连接完成数据采集功能的设计方法。这些方法已经应用于实际的工程设计中,取得了较好的效果。