基于五阶ΣΔ调制的微加速度计设计与仿真

为抑制加速度计信号带宽范围噪声,设计基于五阶ΣΔ调制器微机械加速度计闭环系统,并在MATLAB/Simulink下对该调制器进行建模,优化参数,通过行为级仿真讨论其稳定性。系统仿真显示:当输入幅值为1g、频率为256 Hz的加速度信号时,在1024 Hz信号带宽下信噪比为122.9 d B,有效位数为20.12位。

一种基于ΣΔ调制的RFID分数频率综合器

提出一种基于ΣΔ调制的RFID分数频率综合器的设计方案,并分析方案的性能指标.仿真结果表明该方案能有效地解决频率杂散问题,抑制频率综合器在中等频偏处的相位噪声,具有广泛的应用前景.

FPGA数据扩展方式的ΣΔ调制器设计

文中针对模拟电路实现ΣΔ调制对输入信号幅度存在限制的问题,设计实现了基于FPGA数据扩展方式的二阶ΣΔ调制器。该调制器能够对满幅信号进行正确调制,且输出波形可通过简单的无源滤波器实现量化噪声的滤除及信号的解调。相对于模拟电路,FPGA实现通过内部寄存器数据位的有效扩展,防止中间过程数据溢出造成的调制错误,保证电路的稳定性。相应结论均通过仿真模拟及硬件实现证明。

基于ΣΔ调制的D类放大器系统设计与仿真

针对传统D类放大器脉宽调制技术引起的电磁干扰问题,将一个5阶低通ΣΔ调制器应用于一种带反馈闭环结构的D类放大器中。通过建立ΣΔ调制D类放大器的非理想模型,考察输出信号的功率谱特性。仿真分析表明,该模型能够有效抑制低频段的噪声和谐波失真,在基带内实现较高的信噪比,应用于D类功放,与传统脉宽调制方式相比,有效地改善电磁干扰性能。

大规模MIMO系统中基于ΣΔ调制的一比特低功耗预编码方法

采用低分辨率模数/数模转换器(ADC/DAC)已被认为是降低大规模多输入多输出(MIMO)系统硬件成本和功耗的重要途径。然而低分辨率DAC尤其是一比特DAC中又会带来严重的量化噪声,导致系统接收误符号率(SEP)上升。针对这一弊端,设计了一种基于ΣΔ调制的一比特迫零(ZF)预编码方法。首先,建立发射功率最小化的一比特预编码问题,然后基于ΣΔ调制框架将一比特约束转换为边界约束,再基于ZF预编码,将问题转化为发射功率控制问题,并通过SEP和信噪比(SNR)的关系转换,推导出最小发射功率的闭式解。最后,通过仿真结果验证了所提方法的有效性。

ΣΔ调制的噪声整形特性研究

分析ΣΔ调制的过采样技术和噪声整形技术对噪声进行整形的基本原理,研究过采样率和调制器阶数对基带内量化噪声的整形效果及输出信噪比的影响,通过仿真分析验证ΣΔ调制的噪声整形性能。

基于ΣΔ调制技术的Codec模拟前端的研究

介绍了数字电话系统中用户线接口电路的一个重要电路——基于数字信号处理（ＤＳＰ）和ΣΔ调制技术的新一代编解码器（Ｃｏｄｅｃ）。设计了一种带二阶ΣΔ调制器和ＣＭＯＳ能隙基准电压源的四信道Ｃｏｄｅｃ模拟前端，分析了其中关键的过采样ΣΔ调制Ａ／Ｄ转换技术的基本原理。电路采用１．２μｍＣＭＯＳ双层多晶双层铝工艺实现，并利用信号处理数学软件ＭＡＴＬＡＢ和晶体管级电路模拟工具ＨＳＰＩＣＥ完成电路的模拟和验证。单信道模拟前端５Ｖ电源工作，功耗２５ｍＷ，芯片面积约３ｍｍ２。

声呐发射机驱动信号调制性能的研究

PWM(pulse width modulation)调制和ΣΔ调制方式均能将任意波形信号转化为一位比特流信号,可以作为声呐发射机的驱动信号。为对比研究这2种调制方式在声呐发射机驱动信号调制应用方面的性能,文中将理论分析通过仿真结果,从5种衡量声呐发射机驱动信号调制性能的指标着手做出评价。通过对比得出结论,在声呐发射机应用方面,两者具有相同的电效率,但ΣΔ调制具有更高的输出线性度和更小的谐波失真度。

过取样△Σ调制技术（六上）──过取样A／D、D／A实用电路介绍─—

本文简要介绍过取样Ａ／Ｄ、Ｄ／Ａ实用电路芯片系列，主要有比特流方式、ＭＡＳＨ方式、多电平量化和零点偏移方式、积分器多级串联连接方式及局部反馈方式等。

MEMS陀螺驱动数字闭环ASIC设计

针对MEMS陀螺,基于四阶机电结合ΣΔ调制器技术设计了一款驱动数字闭环电路。其中电容/电压转换电路（C/V转换电路）采用了开关电容电路。为了降低C/V转换电路的噪声,采用了相关双采样（CDS）技术和斩波开关技术。仿真结果表明,采用这两项技术后,C/V转换电路的噪声在1~10kHz附近达到了约20zF/Hz。数字信号处理部分的时钟由锁相环路（PLL）提供,并且片上PLL对陀螺驱动模态谐振频率进行了倍频。采用0.18μmCMOS工艺制作设计的专用集成电路（ASIC）。实验结果表明,驱动闭环电路能够成功起振,电路输出信号的信噪比达到112dB,1h的稳定性达到2.08×10-4。

应用于全数字发射机的射频信号发生器

提出了一种应用于全数字发射机的射频信号发生器。设计中采用高速带通ΣΔ调制技术和对系数量化不敏感的有限长单位脉冲冲激响应(FIR)数字滤波技术,在保证速度和精度的同时,有效降低功耗。芯片采用TSMC65nm1P9M GP CMOS工艺实现。测试结果表明,在1.1V电源电压下,芯片可工作在1.408GHz,单频输入带内信噪比(SNR)为53.19dB。输入不同采样频率WCDMA信号时,调制器输出邻信道功率比(ACPR)均满足相关协议要求,最大功耗为32mW。