期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
高阶Σ-△调制器的滑模电路设计方法
1
作者 谭子尤 杨喜 《吉首大学学报(自然科学版)》 CAS 2012年第2期72-77,共6页
提出了一种新的高阶Σ-△调制器滑模电路设计方法.首先,证明了滑模控制系统的Σ-△调制编码功能,进而推出了Σ-△调制器传输函数形式的稳定性判据;然后,结合判据提出了一种稳定的巴特沃斯极点、零点优化的传输函数设计算法;最后,利用建... 提出了一种新的高阶Σ-△调制器滑模电路设计方法.首先,证明了滑模控制系统的Σ-△调制编码功能,进而推出了Σ-△调制器传输函数形式的稳定性判据;然后,结合判据提出了一种稳定的巴特沃斯极点、零点优化的传输函数设计算法;最后,利用建立参数方程及求解、参数仿真调整,设计了Σ-△调制器的环路滤波器级联结构的电路,并通过一个设计实例及仿真,验证了所提方法的可行性. 展开更多
关键词 滑模控制 σ-△调制器 环路滤波器
下载PDF
基于Verilog-AMS的Σ-△调制器的建模与仿真
2
作者 黄坚杰 楼晓强 柴常春 《微计算机信息》 北大核心 2008年第25期252-253,262,共3页
分析了作为Σ-△型A/D转换器主要部分的Σ-△调制器的结构原理的基础上,采用Verilog-AMS语言对其行为进行高层次建模。通过理论分析和Cadence Spectre仿真器对该行为模型进行了仿真验证,并与SPICE仿真结果对比证明该模型正确且易用于系... 分析了作为Σ-△型A/D转换器主要部分的Σ-△调制器的结构原理的基础上,采用Verilog-AMS语言对其行为进行高层次建模。通过理论分析和Cadence Spectre仿真器对该行为模型进行了仿真验证,并与SPICE仿真结果对比证明该模型正确且易用于系统验证。 展开更多
关键词 Verilog-AMS σ-△调制器 行为模型 仿真
下载PDF
∑-△A/D转换器原理与应用 被引量:8
3
作者 刘益成 《石油仪器》 1993年第3期125-129,184,共5页
∑-ΔA/D转换器是国外先进地震仪中采用的一项新技术,其最高分辨率可达24位。采用该项技术可以进一步提高地震数据采集系统的瞬时动态范围,从而提高采集信号的保真度和分辨率。∑-ΔA/D转换器采用了与传统A/D转换器完全不同的概念。它... ∑-ΔA/D转换器是国外先进地震仪中采用的一项新技术,其最高分辨率可达24位。采用该项技术可以进一步提高地震数据采集系统的瞬时动态范围,从而提高采集信号的保真度和分辨率。∑-ΔA/D转换器采用了与传统A/D转换器完全不同的概念。它由相对独立的两部分组成,第一部分为∑-Δ调制器,它实质上是一种波形编码器,用来将模拟信号首先转换为过采样的1位数字信号。第二部分为数字抽取滤波器,其功能为滤除高频噪声并将1位的数字信号转换为满足采样定理要求的高达24位的幅度编码数字信号,从而完成高分辨的A/D转换。 展开更多
关键词 数字地震仪 A/D转换器 σ-△调制器
下载PDF
四阶级联Sigma-Delta转换器设计
4
作者 吴化林 王健 《微计算机信息》 北大核心 2008年第23期305-306,共2页
在当今的DSP系统中,作为联系模拟世界与强大的数字领域的桥梁,ADC演了重要的角色。由于Sigma-Delta ADC很好地折衷了转换器的速度和精度,因此成为了用于通信系统中ADC的极佳选择。本文采用了2-1-1结构实现4阶调制器,设计了一个全差分增... 在当今的DSP系统中,作为联系模拟世界与强大的数字领域的桥梁,ADC演了重要的角色。由于Sigma-Delta ADC很好地折衷了转换器的速度和精度,因此成为了用于通信系统中ADC的极佳选择。本文采用了2-1-1结构实现4阶调制器,设计了一个全差分增益提高Telescopic运算放大器,用于第一级积分器。采用了0.6μmN-Well CMOS工艺下加以模拟,电源电压为3v时,功耗为39Mw,调制器的信噪比达到87.3DB. 展开更多
关键词 σ-△调制器 级联结构 跨导运算放大器 非理想因素
下载PDF
A 16bit 96kHz Chopper-Stabilized Sigma-Delta ADC 被引量:1
5
作者 曹楹 任腾龙 洪志良 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第8期1204-1210,共7页
A 16bit sigma-delta audio analog-to-digital converter is developed.It consists of an analog modulator and a digital decimator.A standard 2-order single-loop architecture is employed in the modulator.Chopper stabilizat... A 16bit sigma-delta audio analog-to-digital converter is developed.It consists of an analog modulator and a digital decimator.A standard 2-order single-loop architecture is employed in the modulator.Chopper stabilization is applied to the first integrator to eliminate the 1/f noise.A low-power,area-efficient decimator is used,which includes a poly-phase comb-filter and a wave-digital-filter.The converter achieves a 92dB dynamic range over the 96kHz audio band.This single chip occupies 2.68mm2 in a 0.18μm six-metal CMOS process and dissipates only 15.5mW power. 展开更多
关键词 sigma-delta modulation chopper stabilize decimator poly phase wave digital filter on-chip noise
下载PDF
COMPARISON OF SIGMA-DELTA MODULATOR FOR FRACTIONAL-N PLL FREQUENCY SYNTHESIZER
6
作者 Mao Xiaojian Yang Huazhong Wang Hui 《Journal of Electronics(China)》 2007年第3期374-379,共6页
This paper investigates the design of digital Sigma-Delta Modulator (SDM) for fractional-N frequency synthesizer. Characteristics of SDMs are compared through theory analysis and simulation. The curve of maximum-loop-... This paper investigates the design of digital Sigma-Delta Modulator (SDM) for fractional-N frequency synthesizer. Characteristics of SDMs are compared through theory analysis and simulation. The curve of maximum-loop-bandwidth vs. maximum-phase-noise is suggested to be a new criterion to the performance of SDM,which greatly helps designers to select an appropriate SDM structure to meet their real application requirements and to reduce the cost as low as possible. A low-spur 3-order Mul-tistage Noise Shaping (MASH)-1-1-1 SDM using three 2-bit first-order cascaded modulators is proposed,which balances the requirements of tone-free and maximum operation frequency. 展开更多
关键词 FRACTIONAL-N Frequency synthesizer Phase Locked Loop (PLL) Sigma-Delta Modulator(SDM)
下载PDF
高精度离散型Sigma delta调制器设计 被引量:1
7
作者 姜阔 刘云涛 《电子技术(上海)》 2022年第2期1-4,共4页
阐述一种采用SAR ADC作为多位量化器的三阶离散时间(DT)Sigma delta ADC调制器,在该调制器中,量化器由4位SAR ADC构成,相比于传统Flash ADC类型的量化器,减少了比较器的个数的同时,降低了调制器整体功耗。调制器结构选择单环CIFF结构兼... 阐述一种采用SAR ADC作为多位量化器的三阶离散时间(DT)Sigma delta ADC调制器,在该调制器中,量化器由4位SAR ADC构成,相比于传统Flash ADC类型的量化器,减少了比较器的个数的同时,降低了调制器整体功耗。调制器结构选择单环CIFF结构兼顾了电路的精度和稳定性,电路总体采用分级结构实现,在第一级积分器中加入斩波稳定技术,消除低频噪声的干扰。提出的离散型Sigma delta ADC调制器采用TSMC 0.18μm CMOS工艺设计,在20kHz带宽实现了104.9dB的峰值信噪谐波失真比(SNDR),功耗为5.98mW,有效位数(ENOB)为17.13位。 展开更多
关键词 集成电路设计 σ-△调制器 CIFF结构 斩波稳定 SAR量化
原文传递
High-Consistency Behavior Modeling of a Switched-Capacitor Sigma-Delta Modulator in SIMULINK
8
作者 欧伟 吴晓波 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第11期2209-2217,共9页
To improve the simulation accuracy of SIMULINK, a novel inclusive behavior model of an integrator is proposed that introduces the effects of different circuit nonidealities of a switched-capacitor sigma-delta modulato... To improve the simulation accuracy of SIMULINK, a novel inclusive behavior model of an integrator is proposed that introduces the effects of different circuit nonidealities of a switched-capacitor sigma-delta modulator into SIMULIK simulation. The nonlinear DC gain and nonlinear settling process are introduced into the op-amp module. The signaldependent charge injection and nonlinear resistance are introduced into the switch module. In addition, the noise source including flicker and thermal noise is introduced into system as an independent module. The novel model is verified by SIMULINK behavioral simulations. The results are compared with results from circuit level simulation in Cadence SPICE using TSMC 0.35μm mixed signal technology. It shows that the novel model succeeds in introducing the influences of the nonidealities into behavior simulation to more realistically describe the circuit performances and increase the accuracy of SIMULINK simulation. 展开更多
关键词 sigma-delta modulator nonlinear DC gain feed-through slewing distortion phase margin charge injection
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部