π/4-DQPSK信号的一种新的解调方法

本文提出了π/4 DQPSK信号的一种新的差分解调方法。通常的差分解调方法检测前后两个传输波形的相位差 (一阶差分 )来提取传输的信息 ,本文给出的方法除了检测一阶差分 ,还检测二阶、三阶以至更高阶的差分相位 ,并从这些高阶差分相位中提取对一阶差分的判决变量 ,最后 ,对这些判决变量进行“大数判决”。计算机仿真及中频对通测试的结果表明 ,其性能可达到π 4 -DQPSK的相干解调的性能。

一种突发DQPSK-DSSS信号解调方法

为了解决通信测控系统可靠性通信的问题,提出了一种将直接序列扩频和DQPSK相结合的通信方法。文章通过对突发信号的捕获、DQPSK解调两方面仿真和分析,验证了算法的性能。文章通过Vivado等工具进行了基于FPGA的硬件代码开发,在工程中实测,验证了算法的可行性,该方法具有很高的应用前景。

基于FPGA的连续相位π/4DQPSK调制器和解调器

以FPGA器件为核心设计连续相位π/4DQPSK的调制器和解调器 ,将绝大部分功能模块由大规模FPGA内部资源来实现 ,这样既可以提高通信系统的稳定性和灵活性 ,又便于系统的集成化和小型化 .由于连续相位π/4DQPSK调制独特的相位变化 ,调制器中采用了双通道设计 ,成功实现了过渡区相位与主要区间相位的交替产生 .解调器中利用计数器控制抽样时刻 ,保证抽取出的信号值处于码元的主要区间 .

π/4-DQPSK调制与解调在System View中的仿真实现

以System View为软件设计平台,在计算机辅助设计思想下,利用其与Matlab的接口功能,方便快捷地实现差分正交相移键控信号———π/4-DQPSK的调制解调,对其频谱特性、动态、静态性能和在高斯噪声信道条件下系统的抗噪声性能做了详细分析.并在相同信道条件下分析比较π/4-DQPSK和QPSK的频谱及抗噪声性能.仿真结果表明,π/4-DQPSK的频谱扩展现象优于QPSK.

π/4-DQPSK调制解调位同步算法及其FPGA的实现

本文详细介绍了π/4-DQPSK调制解调过程中Gardner位同步定时算法的原理。应用了Gardner位同步算法实现解调,Gardner位同步算法只需要在一个符号内的2个采样点,这就使得解调算法和位同步算法结构简单,运算量小,适应性更强,便于全数字接收机的实现。并利用FPGA芯片来实现该算法的关键技术。实验表明,位定时同步的研究比数字锁相环的方法可调参数更多,适应性更强,获得了较好的同步效果。

用Duffing振子阵列解调微弱π/4-DQPSK信号

首次提出了微弱π/4-DQPSK信号Dumng振子阵列的解调算法,并用计算机对此算法进行了相应的仿真验证,同时还创造性地提出了星座图重叠划分,功率谱熵计算阵列和Dumng振子码元分界点搜寻器。先将π/4-DQPSK星座图的8个点划分成相重叠的四个区域,然后用功率谱熵来判定不同区域内Dumng振子的不同响应,最后依据当前时刻Duffing振子阵列的不同响应来断定所传送的数字信息。计算机仿真结果表明,本算法切实可行,在高斯信道中解调信噪比最低可达-15.6 dB。

π/4-DQPSK调制解调系统的关键技术

针对π/4-DQPSK调制解调系统中成形滤波、量化误差和数字下变频中的低通滤波器等关键技术进行研究.在此基础上,对于接收端有频偏的相干解调系统采用改进的具有2个Timing Er-ror信号的Gardner位同步算法,并用simulink实现整个调制解调系统.从仿真结果可以看出,改进的Gardner同步算法能帮助系统有效地补偿频偏,并且使系统具有非常好的误码性能.

π/4 DQPSK解调算法的研究与仿真

针对数字通信系统中符号间干扰(ISI)问题,提出了一种适用于π/4 DQPSK解调的自适应盲均衡和载波恢复算法。T/4 CMA盲均衡器利用接收信号的所有采样点进行迭代,解决了采样相位敏感的问题;改进的载波恢复算法简单易于实现,减小了接收机设计的复杂度和难度。仿真结果表明,这种算法复杂度小、性能好,具有一定的实用价值。

基于DFT的π/4-DQPSK软件解调算法

提出对π/4-差分四相移相键控信号(π/4-DQPSK)采用离散傅立叶变换(DFT)进行软件解调的算法.考虑到实际中接收到的π/4-DQPSK波形分为过渡区和稳定区,而仅对波形稳定区内的采样点进行DFT变换进行恢复判决.给出该解调方法的仿真实现,同差分解调比较结构简单,且在信噪比大于3 dB时抗噪性能优于差分解调性能,可望将该算法应用于π/4-DQPSK软件无线电接收机设计中.

40Gb/s DQPSK光信号解调技术研究

提出了一种基于FPGA的40Gb/s速率DQPSK光信号解调方案。详细描述了40Gb/s DQPSK光信号的解调、转换和接收过程,重点介绍基于FPGA的DQPSK解调、光电转换以及高速数据同步传输、缓存等关键技术。通过长周期伪随机码(周期231-1)测试,得到不同光功率下的接收误码率结果,验证了该方案的可行性。

π/4-DQPSK调制解调技术的仿真及分析

π/4-DQPSK调制方式由于具有频谱利用率高、抗衰落性能强等突出特点,正受到人们广泛的关注。该文研究了在M atlab 6.5环境下π/4-DQPSK调制解调系统的仿真实现问题。简略介绍了π/4-DQPSK调制和基带差分解调的工作原理,解决了内插、脉冲成形、位定时恢复等几个关键问题,在此基础上对整个通信系统进行了计算机仿真。仿真结果证明了基于样点绝对值比较的位定时恢复算法应用于数字化解调中可获得较好的效果,并且给出了调制解调中脉冲成形滤波器的滚降因子α和位定时恢复算法中的M值对系统误码性能的影响,从而为实际系统的设计提供了有效的依据。

基于DSP的π/4-DQPSK调制解调器的实现

介绍了一种广泛应用于移动通信、卫星通信中的π/4-DQPSK调制解调技术。给出了一种易于DSP实现的π/4-DQPSK调制解调器的算法,相比于相干解调算法,该算法计算量小,在实际信道中测试性能好,同时该算法减少了硬件实现的难度。利用蒙特卡罗方法对该方案进行了仿真,并给出了理论和仿真的误比特率曲线。实验表明该算法执行效率高,能够满足实际通信系统对调制解调器的要求。

一种π/4-DQPSK和GMSK调制可变信号一体化解调技术

在分析正交相移键控调制(π/4-DQPSK)和高斯最小频移键控(GMSK)各自解调方式的基础上,对2种调制方式可变信号的一体化解调技术进行了研究,提出了一种能够节约星上资源的解调方案。该方案以π/4-DQPSK基带差分解调为基础,结合GMSK的一比特差分解调特点,推导出了二者可共用的解调算法,并给出了一体化解调的实现结构。在Matlab环境下对该方案进行了仿真验证,结果表明该方案能够对π/4-DQPSK和GMSK调制方式可变信号进行正确解调,并且与单独解调相比性能损失较小。

基于瞬时测相的π/4-DQPSK信号解调算法

提出了一种基于瞬时测相的π/4-DQPSK信号解调算法.这种算法通过实时估计信号的相位来提取调制相位信息,并通过相位推算信号的瞬时频率,实现码元同步,进而完成相位判决,恢复出原始的调制码.Matlab仿真表明,这种算法能够正确实现对信号的解调,在AWGN信道中,当误码率BER=10-4时,比传统差分相干解调大约有1 dB的信噪比性能改善.

π/4-DQPSK调制解调器设计和实现

π/4-DQPSK调制方式由于具有频谱利用率高、抗衰落性能强等突出特点,广泛应用于现代通信系统中。文章介绍一种基于π/4-DQPSK方式的调制解调器,重点讨论了其调制原理、软件设计和工程实现。

π/4-DQPSK调制解调硬件实现中的误码率分析

介绍了全数字π/4差分四相移相键控的(DQPSK)调制解调电路原理,应用最新提出的1bit解调算法成功实现解调,该算法大大简化了解调部分的数据处理。分析了新的1bit解调算法理论误码率,比传统的8位π/4DQPSK差1.5dB。当信噪比不低于15dB时,该算法误码率可达10-7,仍是一有效解调方法。在Xilinxise5.2开发环境下用VHDL语言实现调制解调,RTL仿真结果有误码存在,分析发现实现过程中将1kHz时钟用做210(1024)进行分频引起了频率误差,对该误差带来的误码进行仿真分析,同时提出改进的方案,即分频设计时让计数器在0～2n-x之间循环计数,通过仿真证明该方案达到了预期的减小误码率的效果。

基于FPGA实现/4-DQPSK调制解调的一种方法

π/4-DQPSK是一种线性窄带数字调制技术,具有较高的频谱利用率和良好的抗衰落性能、遮蔽效应和抗多径效应等优点。π/4-DQPSK可以满足数字移动通信系统对调制技术的要求,在陆地移动通信、数字卫星移动通信中受到了广泛的重视和研究。文章介绍了一种使用FPGA实现π/4-DQPSK调制解调的方法,实验测试结果表明:该方案具有实用性及可行性。

分数间隔采样π/4-DQPSK差分解调误码性能分析

通过分析同相与正交两路信号,建立了适用于分数间隔采样π/4-DQPSK差分解调的比特大数判决法、符号大数判决法及差分累加和判决法三种判决方式的数学模型,推导出了各种判决方式下符号误码率的数学表达式,并通过Monte-Carlo仿真实验对得出数学表达式进行了验证。误码率对比结果显示差分累加和判决法具有最佳的性能,在误码率为10-3,1/8符号间隔采样时,较传统差分解调有8.3dB的性能提升。

基于离散短时傅立叶变换的π/4-DQPSK信号解调

现有解调π/4-DQPSK信号的方法大多采用时域解调的方式。提出一种基于离散短时傅里叶变换(DST-FT)的算法,利用频域信息完成对π/4-DQPSK信号的解调。计算机仿真表明,该算法解调性能良好,运行效率较高,便于软件化实时处理。

π/4-DQPSK差分解调器的数字化FPGA设计与实现

给出了采用FPGA设计芯片技术对QPSK解调器进行设计的实现方法。该方法可将解调器中原有的多种专用芯片的功能集成在一片大规模可编程逻辑器件FPGA上,从而实现了高度集成化和小型化。仿真结果表明,该方案具有突出的灵活性和高效性,可为设计者提供多种可自由选择的设计方法和工具。