“龙腾R2”微处理器精确中断优化实现

介绍了“龙腾R2”微处理器精确中断的实现方法,详细讨论了备份缓冲区精确中断优化方法和中断指令缓冲区中断响应机制。在“龙腾R2”微处理器上的实验结果表明,采用备份缓冲区和中断指令缓冲区的精确中断方法在不影响微处理器速度的情况下,中断响应速度是原来的3.5倍,中断返回速度是原来的2.6倍。

“龙腾~RR2”微处理器流水线的设计及优化

32位RISC微处理器“龙腾R2”是西北工业大学航空微电子中心2005年设计的一款自主知识产权的嵌入式微处理器。采用PowerPC体系结构，六级流水线，具有独立的数据Cache和指令Cache。文章介绍“龙腾R2”处理器流水线的设计思想以及优化方案。重点介绍流水线中相关的解决方案、精确异常的实现以及流水线中指令预取级的设计与实现等。

32位双发射双流水线结构RISC微处理器设计

"龙腾R2"是西北工业大学自主研制的32位嵌入式RISC微处理器,与IBM公司的Power-PC750处理器pin-to-pin兼容。综合考虑面积、功耗、实时响应以及性能要求等因素,文章提出了一种应用于嵌入式处理器微架构设计的双发射双流水线结构。该结构的核心思想是在指令流水线前端处理阶段动态检测相邻指令的先后依赖关系,预先完成双发射判断。文中首先介绍了"龙腾R2"的微体系架构,然后重点讨论了基于双发射双流水结构的指令调度策略、相邻指令耦合关系、双发射下的相关处理以及精确异常考虑等。采用M ibench基准程序完成了性能评测,综合分析结果显示,该结构对算术计算类程序流加速明显,并且电路结构清晰,易于设计验证,同时发现优化存储系统结构是提升该处理器性能的关键。文章最后对"龙腾R2"的可测试性设计以及硅物理设计等关键技术进行了论述。"龙腾R2"已流片成功,整个处理器采用SMIC 180nm CMOS工艺,芯片面积5.9 mm×6.7 mm,核心频率266 MHz,CBGA360封装。

使用Simics模拟器辅助微处理器验证

在微处理器功能验证中,仿真激励生成和复杂仿真环境构建经常耗费大量的时间。提出一种基于Simics模拟器的验证平台VMSIM,并介绍这种平台在龙腾C2486兼容处理器上的应用。使用VMSIM可以在软件仿真环境中,构造真实的操作系统运行环境,可以有效地发现深层次的设计错误并快速定位,为微处理器验证起到了良好的辅助作用。最后给出VMSIM在龙腾C2处理器验证中的实际应用结果。

一种基于Open Vera实现的L2 cache验证平台

随着设计复杂度的不断增加和设计规模的不断增大,传统的验证工具已难以适应当前功能验证的要求.Vera为验证增添了强大的语言能力.使用Vera建立验证平台,它独有的特性能够隐藏设计中的复杂性,从而使testbench的编写更见简洁.通过使用动态的激励驱动,实现了实际工作中的状态和全部极端的条件,从而发现设计中存在的瑕疵.使用Open Vera验证语言构建了"龙腾R2"L2cache验证平台,成功完成了"龙腾R2"的验证工作.

奋起直追 nForce2 Ultra 400R芯片组亮相

具备NVIDIA RAID技术的nForce2 Ultra 400R，磁盘性能和数据安全得到了大幅提升。

低功耗动态可配置Cache设计

在现代的微处理器设计中,Cache(高速缓冲存储器)在决定整个微处理器的性能方面起着关键性的作用。同时,作为微处理器的关键部件,它消耗的功耗是微处理器的主要功耗之一。尤其是在嵌入式领域,研究表明Cache所消耗的能量可以占到整个微处理器的50%。因此,降低Cache的功耗可以有效地降低处理器的整体功耗。以"龙腾R2"微处理器为研究对象,以低功耗为出发点,介绍了一种动态可配置Cache的设计方法。实验表明,该低功耗可配置Cache有效的地降低了微处理器的整体功耗,且提高了性能。