期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
“e”语言 一种新的高级数字系统验证语言
被引量:
1
1
作者
夏宇闻
周文
《中国集成电路》
2003年第53期41-47,31,共8页
近二十年来,数字设计自动化环境随着设计复杂程度的提高经历了许多个发展阶段。近年来先后出现了"SystemVerilog"、"SystemC"、"e"等语言和行为综合器,它们把高度复杂 SOC 数字系统设计的验证和综合的自...
近二十年来,数字设计自动化环境随着设计复杂程度的提高经历了许多个发展阶段。近年来先后出现了"SystemVerilog"、"SystemC"、"e"等语言和行为综合器,它们把高度复杂 SOC 数字系统设计的验证和综合的自动化程度又大大提升了一步。本文综述了这几种高级硬件设计仿真语言,着重介绍"e"语言在验证通信用 SOC 芯片模型性能时的高效率。
展开更多
关键词
“e”语言
集成电路设计
数字系统验证
语言
数字设计自动化
SOC
通信芯片
下载PDF
职称材料
题名
“e”语言 一种新的高级数字系统验证语言
被引量:
1
1
作者
夏宇闻
周文
机构
北京航空航天大学
出处
《中国集成电路》
2003年第53期41-47,31,共8页
文摘
近二十年来,数字设计自动化环境随着设计复杂程度的提高经历了许多个发展阶段。近年来先后出现了"SystemVerilog"、"SystemC"、"e"等语言和行为综合器,它们把高度复杂 SOC 数字系统设计的验证和综合的自动化程度又大大提升了一步。本文综述了这几种高级硬件设计仿真语言,着重介绍"e"语言在验证通信用 SOC 芯片模型性能时的高效率。
关键词
“e”语言
集成电路设计
数字系统验证
语言
数字设计自动化
SOC
通信芯片
分类号
TN407 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
“e”语言 一种新的高级数字系统验证语言
夏宇闻
周文
《中国集成电路》
2003
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部