分析了无线通信分数分频频率合成器的关键模块ΣΔ调制器(SDM)的设计方法,并提出了一种系数能用移位产生的简单高效的单环3阶3位量化SDM结构。该电路采用标准0.18μm CM O S工艺实现,电源电压1.8 V,内部使用24位总线,在工作频率为16MH z...分析了无线通信分数分频频率合成器的关键模块ΣΔ调制器(SDM)的设计方法,并提出了一种系数能用移位产生的简单高效的单环3阶3位量化SDM结构。该电路采用标准0.18μm CM O S工艺实现,电源电压1.8 V,内部使用24位总线,在工作频率为16MH z时,可到达的频率分辨率为8 H z,结果表明它的带外噪声平坦、输出位宽窄,优于同阶级联ΣΔ结构。展开更多
文摘采用C HRT 0.35μm CMOS工艺,设计实现了一种用于加速度计中的单环五阶s igma-delta(ΣΔ)调制器。在M ATLAB/Simulink下对调制器进行建模,优化参数实现一个稳定的高阶系统,利用根轨迹法分析了系统的稳定性。该电路在250 k Hz采样频率、3.3 V电压下功耗为3.4 m W。后仿真结果显示,在1k Hz信号带宽下信噪比为108.6 d B,有效位数约为18位,满足了加速度计对后级高精度调制器的要求。
文摘分析了无线通信分数分频频率合成器的关键模块ΣΔ调制器(SDM)的设计方法,并提出了一种系数能用移位产生的简单高效的单环3阶3位量化SDM结构。该电路采用标准0.18μm CM O S工艺实现,电源电压1.8 V,内部使用24位总线,在工作频率为16MH z时,可到达的频率分辨率为8 H z,结果表明它的带外噪声平坦、输出位宽窄,优于同阶级联ΣΔ结构。