基于△-∑ ADC的旋转变压器位置解码算法研究

文章在Matlab中,建立独立的功能模块:Resolver本体模块、△-∑调制器模块、数字滤波器模块,进行功能模块的有机结合中文然后通过算法将处理过后的信号进行解算。该算法为基于锁相环的三阶角度跟踪观测器,与传统的反正切法,标定查表法相比,具有更好抗干扰能力,在保证系统解码精度的同时,又大大降低了成本。仿真结果验证了该方法的有效性,同时该模型适用于验证其他解码算法的合理性,为实际旋变解码研究提供了新的思路。

1.5T磁共振动态对比增强(DCE-MRI)技术联合表观弥散系数(ADC)值对乳腺肿块样强化病变良恶性的鉴别诊断价值

目的:分析1.5T磁共振动态对比增强(DCE-MRI)技术联合表观弥散系数(ADC)值对乳腺肿块样强化病变良恶性的鉴别诊断价值。方法:选取2021年10月至2024年4月在三明市第二医院治疗的163例乳腺肿块样强化病变患者的临床资料进行回顾性分析。选取的患者均接受1.5T DCE-MRI检查。根据强化方式、时间-信号强度(TIC)曲线、病灶形态、病灶边界,计算ADC值。以病理诊断结果为金标准,以1.5T DCE-MRI诊断结果为对照1组,以ADC诊断结果为对照2组,以联合诊断结果为观察组。对比三种诊断方式在乳腺肿块样强化病良恶性鉴别诊断中的应用价值。结果:以病理诊断结果为金标准,对比对照1组与对照2组的各项诊断效能指标,差异无统计学意义(P>0.05)。观察组的各项诊断效能指标均明显优于对照1组以及对照2组,差异具有统计学意义(P<0.05)。结论:在乳腺肿块样强化病变良恶性的鉴别诊断中,应用1.5T DCE-MRI联合ADC值具有更高的诊断效能,临床应用价值显著。

用于GEM-TPC探测器读出芯片的10 bit20 MSPS SAR ADC设计

随着大面积气体电子倍增器——时间投影室探测器的不断发展,其对读出电子学的密度和集成度要求越来越高。基于180 nm的CMOS工艺设计完成了一款10 bit、20 MSPS的逐次逼近寄存器型模数转换器原型芯片。利用该芯片结合模拟前端模块和数字信号处理器,可实现全数字化的前端读出专用集成电路用于GEM-TPC的读出。该ADC主要由DAC模块、动态比较器模块、异步时钟生成模块和SAR逻辑模块构成。仿真结果表明,输入信号频率为1.836 MHz时,ENOB为8.61 bit,内核功耗约为3.3 mW/Ch。

一种针对TI-ADC的采样时钟相位失配数字校准技术

针对采样时钟偏移失配对多相时间交织采样模数转换器(TI-ADC)性能影响很大的问题,将采样通道输出进行互相关,并利用一阶泰勒展开式进行自适应补偿校准的相位误差提取技术,有效补偿了多通道时序失配。基于65 nm CMOS工艺设计了一种12 bit 1.6 GS/s八相TI-ADC的采样相位失配校准电路。当输入信号频率为626.5625 MHz时,校准后的TIADC有效位数提升了6.29 bit,信噪失真比提升38.1 dB,无杂散动态范围提升44.44 dB。设计结果表明,本技术结构简单,硬件资源消耗少,能够显著提高TI-ADC系统采样性能。

一种sigma-delta ADC数字抽取滤波器设计与实现

数字滤波器是sigma-delta模数转换器的主要组成部分,用于对调制器输出信号的滤波和抽取。本文设计的数字滤波器是由间接型级联积分梳状滤波器组成。在说明CIC滤波器原理的基础上,通过Verilog实现并验证其功能与性能。

一种12 bit 200 MS/s低功耗SAR-TDC ADC

为了满足低电压条件下高速高精度采样需求,设计了一种电压-时域两级混合结构流水线模数转换器(ADC)。该流水线ADC的第一级逐次逼近型(SAR)ADC将电压转换为8 bit数字,残差电压变换为时域延时信息后,第二级4.5 bit时间数字转换器(TDC)将延时转换,最终校准输出,实现12 bit精度转换。通过采用多电压供电、改进残差电压转移和放大器结构,以及优化时间判决器,提升了ADC的动态性能和采样速度,降低了采样功耗。该ADC基于40 nm CMOS工艺设计和仿真。采样率为200 MS/s时,功耗为9.5 mW,动态指标SNDR、SFDR分别达到68.4 dB、83.6 dB,优值为22 pJ·conv^(-1)·step^(-1),能够满足低功耗高速采样的应用需求。

一种基于伪C-2C混合结构DAC的低功耗SAR型ADC

针对传统SAR ADC电容面积大、功耗高的问题,提出一种基于伪C-2C混合结构DAC的10位低功耗SAR ADC。设计基于SMIC 0.18μm CMOS工艺,采用伪C-2C与权重电容混合结构来降低整个DAC所需的单位电容数和ADC的功耗;使用一种新型的单边开关切换策略来降低DAC的非线性,进一步降低功耗。以栅压自举开关作为采样开关来提高电路线性度;通过无预放大动态比较器保持ADC的静态功耗为零,并对传统的动态比较器进行优化,使其在无预放大的情况下具有较小的输入噪声。采用异步时序逻辑使ADC在低功耗的同时保持较高的转换速率。电路在Cadence平台进行仿真验证,仿真结果表明,DAC电容阵列线性度及比较器精度符合ADC应用需求,整体电路实现逐次逼近功能,在7.7MS/s的采样速率下,平均功耗仅为96μW。

基于ADC-AHP模型校企共建实验装备效能评估——以南京工业大学浦江学院为例

近年来随着我国高等教育的发展,高校实验室作为培养阵地愈加受到重视。对应用型本科高校,实验室是学生接触行业、了解企业、培养专业技能、与企业建立沟通的桥梁。作为学校与企业合作的成果——共建实验设备,如何科学地评价其效能是一个严肃的课题。文章采用ADC-AHP相结合的评价模型对其展开定性与定量分析,以期为科学评估做好铺垫。

系统效能视角下基于改进ADC法的研究生导师能力多维度矩阵构建研究

导师作为研究生培养过程中的第一责任人,其能力高低直接影响研究生的培养质量。文章基于“五位一体”理念提出的“导研、导学、导言、导行、导心”,将导师能力细化为个人能力、课堂教学能力、日常学术指导能力、研究生的学术成果和研究生非学术成果五大部分,应用结构分析法(Availability Dependability Capability,ADC)的可用性、可靠性和指导能力的概念,构建相应的研究生导师能力多维度矩阵,综合全面地反映导师的能力,为进一步提高研究生培养质量提供参考。

以增强T2-FLAIR为参照测量近瘤周区ADC值在脑转移瘤与高级别胶质瘤鉴别诊断中的价值

目的探讨以增强T2-FLAIR序列为参照测量近瘤周水肿区的ADC值及rADC值鉴别脑内转移瘤及高级别胶质瘤的价值;方法收集行常规T1增强及T2-FLAIR增强和DWI检查的高级别胶质瘤34例与30例脑转移瘤,将瘤周10mm范围内作为感兴趣区(regions of interest,ROI)测量ADC值,并计算相应的rADC值。结果脑转移瘤的瘤周水肿带的ADC值(1.83×10^(-3)±0.13)×10^(-2)mm^(2)/s及rADC值(2.39×10^(-3)±0.21)×10^(-2)mm^(2)/s;高级别胶质瘤瘤周水肿区ADC值(1.35×10^(-3)±0.16)×10^(-2)mm^(2)/s及rADC值(1.83×10^(-3)±0.13)×10^(-2)mm^(2)/s,差异有统计学意义(P<0.05);结论以T2-FLAI R增强序列为参照测量高级别胶质瘤及脑转移瘤的瘤周水肿的ADC值及rADC值能有效鉴别两种肿瘤。

基于ADC和AHP的舰载双波段雷达作战效能评估

针对舰载双波段雷达作战效能评估问题,提出一种基于ADC和AHP的作战效能评估方法。首先,建立了适用于舰载双波段雷达特点的ADC模型,给出了各因子的具体评估过程。然后,通过AHP给出了能力因子各指标权重系数的计算方法。最后以某舰载双波段雷达为例,给出了模型的应用实例。该模型可操作性强,能准确评估舰载双波段雷达作战效能。

工艺-电压-温度综合稳健的亚1 V 10位SAR ADC

采用0.11-μm CMOS工艺设计了一款10位亚1 V工艺-电压-温度(Process-Voltage-Temperature,PVT)综合稳健的逐次逼近寄存器型(Successive-Approximation-Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)IP核.由于SAR ADC数字化程度较高,为了降低整体功耗,采用小于标准电压的亚1 V供电.然而,对于异步SAR ADC,在低压下面临严峻的PVT不稳健问题,传统采用固定延迟电路的方式无法应对所有的PVT偏差,会导致ADC良率下降.提出一种用于异步SAR ADC的可配置延迟调控技术,采用3输入译码器调节延迟电路的电流,以满足ADC在多种PVT组合下所需的延时,在TT,SS,FF,SF,FS这5种工艺角,0.9~1 V供电范围和-40~85℃的温度范围下,均取得了良好的动态特性.在0.95 V供电,采样速率为200 kS/s时,总功耗为2.24μW,FoM值仅为16.46 fJ/Conv.-step.

基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法

针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑.

基于Markov-ADC模型的星座覆盖性能分析

星座覆盖性能是通信、导航、遥感星座提供服务的基础,是评价星座系统效能或健康状态的重要指标之一。在研究低轨大型星座覆盖性能分析需求的基础上,提出基于ADC(availability,dependability,capability,可用度、可信度和星座能力)星座健康状态评估模型。利用全概率公式并结合单星可用度计算星座初始状态概率,考虑单星故障率和修复率提出星座状态转移概率计算方法,基于覆盖重数、重访间隔、平均单日星座-目标连接数、全覆盖所需时长四个指标参数建立星座覆盖性能指标体系,分别使用客观赋权法和主观赋权法对指标参数赋予权重值,通过仿真分析,得到星座的健康状态值,为星座的设计、优化、维修等问题提供依据。

基于ADC-BP模型的对地攻击无人机自主作战效能评估

为紧贴实战背景进行对地攻击无人机自主作战效能,提出一种改进ADC模型的效能评估方法。首先,在传统ADC模型的基础上,引入战场环境因素、人为干扰因素,并基于遗传算法优化BP神经网络,重构传统作战能力评估模型,构建基于ADC-BP的自主作战效能评估模型;其次,基于无人机作战任务特点,拓展并归纳影响效能的关键能力指标,构建与作战全过程相适应的评估指标体系;最后,以对地攻击无人机执行压制防空任务为例进行效能评估,结果验证了ADC-BP评估模型的合理性和实用性。

面向高帧率CMOS图像传感器的12位列级全差分SAR/SS ADC设计

针对高帧率CMOS图像传感器的应用需求,提出一种结合逐次逼近型(Successive Approximation Register,SAR)和单斜坡(Single Slope,SS)结构的混合型模拟数字转换器(Analog to Digital Converter,ADC)。该ADC的分辨率为12位,其中SAR ADC实现高6位量化,SS ADC实现低6位量化。该ADC采用了全差分结构消除采样开关的固定失调并减少非线性误差,同时在SAR ADC中采用了异步逻辑电路进一步缩短转换周期。采用110 nm 1P4M CMOS工艺对该电路进行了设计和版图实现,后仿真结果表明,在20 MHz的时钟下,转换周期仅为3.3μs,无杂散动态范围为77.12 dB,信噪失真比为67.38 dB,有效位数为10.90位。

iShim-EPI和SS-EPI在胸部成像中ADC值稳定性的应用比较

目的探讨3.0T磁共振单层动态匀场技术(i Shim-EPI)在胸部成像中ADC值稳定性的比较。方法使用两种不同的弥散加权成像方法对20例健康志愿者行胸部检查,分别为单层动态匀场技术(i Shim-EPI)和常规单次激发平面回波成像技术(SS-EPI)。由一位影像科医师通过绘制感兴趣区(ROI)分别三次测量在胸廓入口水平、气管隆突水平及第一肝门水平同一位置竖脊肌的ADC值,并计算每层三次测量的SD值平均值。使用配对样本t检验比较在胸部三个水平两种不同扩散序列的SD值,并将其三个水平的平均SD值进行比较。结果两种不同扩散序列i Shim-EPI与SS-EPI在胸部扫描中同一医师对相同位置竖脊肌前后三次测量的一致性较好。同时两种序列在胸廓入口水平、第一肝门水平竖脊肌的SD值比较P值分别为0.003和0.037,差异显著。气管隆突水平P值为0.235,没有显著差异。最后三个水平的平均SD值比较结果,P值为0.023,仍然存在显著差异。结论i Shim-EPI可以明显提高胸部ADC值的稳定性。

Noise-shaping SAR ADC的研究综述

随着物联网系统、传感器等领域的快速发展,越来越多的通信电子产品走向市场。模数转换器(ADC)作为连接模拟和数字世界的桥梁,在集成电路系统中占有十分重要的地位。在市场需求和集成电路制造工艺快速迭代的双重驱动下,ADC芯片向更高速度、更高精度、更高能效的方向发展。噪声整形(noise-shaping)逐次逼近型(SAR)模数转换器因其电路结构简单,能够在实现小面积的同时达到较高的转换精度,与低功耗、高精度的应用场景相适应,逐渐成为当前集成电路设计中的研究热点。本文对当前国内外noise-shaping SAR ADC的相关研究进行充分的调研,从研究背景、研究现状和发展趋势3个方面进行分析与总结。

高精度低功耗噪声整形SAR ADC设计

针对传统无源有损积分环路滤波器相较于有源无损积分环路滤波器,具有功耗低、电路设计简单等特点,但其噪声传输函数(NTF:Noise Transfer Function)平滑,噪声整形效果较弱的问题,提出了一种无源无损的二阶积分环路滤波器,保留了无源有损积分优点的同时具有良好噪声整形效果。设计了一款分辨率为16 bit、采样率为2 Ms/s的混合架构噪声整形SAR ADC。仿真结果表明,在125 kHz带宽、过采样比为8时,实现了高信号与噪声失真比(SNDR(Signal to Noise and Distortion Ratio)为91.1 dB)、高精度(14.84 bit)和低功耗(285μW)的性能。

一种16位110 dB无杂散动态范围的低功耗SAR ADC

该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。