260 GHz GaN高功率三倍频器设计

基于GaN太赫兹二极管芯片,采用非平衡式电路结构,设计了一款260 GHz三倍频器。采用GaN肖特基二极管芯片提高电路的耐受功率和输出功率;采用“减高+减宽”的输出波导结构抑制二次谐波;采用高低阻抗带线结构设计了倍频器的输入滤波器和输出滤波器。测试结果显示,该三倍频器在261 GHz峰值频率下,实现最大输出功率为69.1 mW,转换效率为3.3%,同时具有较好的谐波抑制特性。

335 GHz非平衡式肖特基二极管三倍频器

基于混合集成的方式,采用对称锥形渐变线匹配结构设计了335 GHz非平衡式三倍频器。在保证单模传输的条件下,该匹配结构不仅能够固定二极管位置,而且可以增大匹配效果,解决了高频段倍频器3 dB带宽较窄的问题。实测结果表明,该倍频器在330~356 GHz频率范围内输出功率均大于5 mW。驱动功率为220 mW时,有最高输出功率11.2 mW,由它作为核心器件组成的固态太赫兹本振源,能够驱动超外差接收机中670 GHz二次谐波混频器。

225 GHz三倍频器实用设计方法

结合国内现有的加工工艺水平,提出自偏置条件下的反向并联二极管对电路结构.不但解决了三倍频器偏置电路加工的难题,而且可以有效实现奇次倍频.同时,利用HFSS和ADS软件,以场路结合的方式准确模拟三倍频器的电特性,考虑到寄生参数引入的影响.设计完成以后,器件加工以及电装过程均在国内完成.测试结果表明在221 GHz处,有最大输出功率3.1 m W,在219~227 GHz频率范围内输出功率均大于2 m W.以上研究为今后设计高效率亚毫米波倍频器提供重要的参考价值.

一种基于硅工艺的太赫兹三倍频器设计

本文介绍了一种基于硅工艺的太赫兹三倍频器电路。利用硅工艺的多层金属结构构建传输线变压器,实现平衡式倍频结构,有效抑制偶次谐波输出。同时通过引入基波和三次谐波空闲电路,有效提高倍频效率。设计结果表明:该三倍频器在260-290GHz频段内,实现饱和输出功率大于-0.4dBm,倍频损耗小于20dB,基波抑制度大于30dB。

左手非线性传输线三倍频器设计

非线性传输线通常用来实现谐波产生和脉冲形成。利用左手非线性传输线的谐波产生特性,设计仿真了100 MHz的三倍频器。该倍频器采用5级级联的"T"形非线性单元,不需要任何偏置电路。相比传统方法,该方法具有电路尺寸小、结构简单、调试容易、倍频效率高、相对带宽较宽等优点。

基于CSMRC结构和容性肖特基二极管的220GHz三倍频器

设计了基于容性肖特基二极管的220GHz非平衡三倍频器。首先对容性肖特基二极管进行测试和关键参数提取,建立了肖特基二极管的等效电路模型,以此为基础进行三倍频电路设计;在倍频电路设计中通过引入紧凑悬置微带谐振单元(CSMRC)滤波结构来减小信号传输损耗;由于三倍频电路设计中难以实现全波阻抗匹配,因此采用了整体电路结构谐波平衡调匹配方法设计倍频电路,最后对制备出的倍频器进行测试和分析;实验测试结果表明:倍频器在213.1~221.6GHz范围内输出功率大于10 mW,倍频效率大于5%,最高输出功率为18.7mW@218.6GHz,最高倍频效率为8.24%@217.9GHz。

基于对差分结构的高效率285 GHz三倍频器

实现了一种基于“对差分”结构的高效率285 GHz三倍频器。相比于传统的基于片上旁路电容的平衡式三倍频电路,这种理念能够将电路的功率容量提高一倍。同时,这种结构的三倍频能够提供高度的幅度和相位平衡性,进而实现更好的直流馈电回路,并通过省去高工艺需求的片上电容而降低了相应的插入损耗。同样,这种电路能够通过“对差分”结构实现偶次谐波的本征抑制,从而保证了在管结数量倍增前提下的更高变频效率。测试结果表明该三倍频器能够在140~210 mW的驱动功率条件下提供12%的最高效率。

110GHz阻性平衡三倍频器设计

本文介绍了一种基于阻性肖特基二极管芯片UMS DBES105a的110GHz三倍频器,通过两个芯片反向并联形成了平衡结构,同时提高了倍频器的功率承受能力。电路设计中使用二极管三维电磁模型,匹配设计时未设计专门的输入过渡和滤波器,而是直接经行匹配设计,提供了更多的可优化参量,以达到最佳的匹配效果和带宽。经过HFSS和ADS联合仿真,在频率为31~44GHz,功率为20d Bm的驱动信号激励下,三倍频器输出频率大于7d Bm,最大输出功率为9.1d Bm@105GHz。

基于Schottky管安装电路环境三维模型的W波段全波段三倍频器

为了改善W波段全波段Schottky二极管三倍频器高端性能,建立倍频二极管实际安装电路环境下的三维精确仿真模型.在传统去嵌入法提取二极管等效电路参数工作基础上,改进了阻抗参数提取方法.采用UMS公司的DBES105a双Schottky结二极管作为倍频器件,将二极管封装、焊盘(安装二极管的微带端线)及邻近的腔体空间作为一个子区域进行三维建模分析,结合Schottky结的非线性模型,深入研究了焊盘尺寸、管子安装高度及腔体尺寸对输入输出阻抗宽带特性的影响.在此基础上,采用场路结合的仿真技术,优化设计了W波段宽带无源三倍频器.实验测试结果表明,在约为20 d Bm功率激励下,所设计的三倍频器在75~110 GHz内输出功率典型值为5 d Bm,功率波动小于±1.25 d Bm,实现了倍频器在W波段全波段优良的功率平坦度特性.

一种36 GHz CMOS毫米波三倍频器

针对传统三倍频器输出功率和匹配性能差的问题,基于TSMC 0.18μm CMOS工艺,提出一种用滤波器作为匹配电路的三倍频器。该三倍频器输出匹配性能好、功率损耗小,提高了三次谐波的输出功率。对晶体管静态特性进行分析,进一步提升输出功率。流片后的实测结果表明,在31.5~36 GHz输出频率范围内,输入功率为0 dBm时,最大输出功率为-6.2 dBm,基波抑制比大于12.35 dBc,二次谐波抑制比大于8.2 dBc。三倍频器的电源电压为1.8 V,直流功耗为36.9 mW。核心电路面积为0.35 mm^(2)。

基于InP HBT工艺的C波段高谐波抑制有源三倍频器MMIC

基于0.7μm InP HBT工艺,设计了一款C波段高谐波抑制有源三倍频器MMIC。三倍频核心电路采用AB类差分级联三极管(cascode)结构,可产生丰富的奇次谐波信号,通过输出匹配网络滤出三次谐波信号并抑制其他谐波信号。输入端利用有源巴伦实现单端信号到差分信号的转换,提供较大的驱动功率同时节省面积;输出端级联缓冲放大器,提高输出功率。常温状态下,当输入驱动功率为-5 dBm时,该三倍频器在输出频率3.9~6.9 GHz范围内,输出功率大于10 dBm,偶次谐波抑制度大于33 dBc,基波抑制度大于35 dBc,五次谐波抑制度大于24 dBc。芯片供电方式为单电源+3.3 V供电,直流功耗为198 mW。

基于CSMRC的WR-3全频段三倍频器设计

给出了覆盖WR-3波导全频段的基于石英基片的高效率全频段平衡式三次倍频器的设计方法.采用紧凑悬置微带谐振器(Compact Suspended Microstrip Resonator Cell(CSMRC))作为倍频器的输入端滤波及匹配电路,不但提高了带外抑制,还有效地降低了电路尺寸和所需的腔体宽度.倍频器电路包括两个波导/悬置微带转换电路,一个反向并联二极管对、一个SCMRC和两段匹配传输线构成.通过仿真和测试结果的比对可以看出,设计及仿真方法是准确有效的.在225~330 GHz范围内,两套样品的测试输出功率为45~95μW,平均功率约为60μW.倍频器的最佳倍频效率对应的输入功率约为+5 d Bm,全频段范围内倍频效率为1.5%~3%.

W波段三倍频器研制

基于陶瓷基片设计了W波段的宽带三倍频器。为提高电路功率容量,简化空闲电路的设计,倍频电路采用了平衡结构,能够更好地实现奇次倍频;使用了氧化铝陶瓷作为基片,使得原本电路尺寸就较小的毫米波电路整体尺寸更小,能够像芯片一样便捷地安装在各种系统中;对使用的二极管芯片建立了精确的三维电磁模型,避免了使用传统的SPICE模型所带来的缺陷,能够准确表征二极管在各个不同频段的寄生参数。测试结果表明:当输入功率为20dBm时,在全频段具有大于0dBm的功率输出,典型输出功率为3dBm。

基于肖特基二极管的275 GHz三倍频器研制

为达到接收机中550 GHz混频器前端本振源的输出功率,对核心器件倍频器进行了研究。采用固态电子器件的方式设计并实现了275 GHz非平衡式三倍频器。通过建立理想倍频器电路模型,分析了肖特基二极管管芯参数对整体倍频器性能的影响,并对电路中等效电容、电感值及输入输出匹配端阻抗和相位进行了优化设计,以提升带外抑制特性和倍频效率。实测结果表明,该三倍频器在270~280 GHz工作频带内倍频效率最大值为10.75%,输出功率大于5 mW;当驱动功率为23 dBm时,最大输出功率为12.6 mW,满足驱动后级混频器工作的功率需求。

基于0.15μm GaAs pHEMT工艺的X波段自混频三倍频器

基于0.15μm GaAs pHEMT工艺,设计了一种自混频三倍频器,实现了将X波段信号倍频为Ka波段信号。仿真结果表明,该三倍频器的相对带宽为16%,频率覆盖范围为8.9~10.5 GHz,涵盖了大部分的X波段。当输入信号为0 dBm时,在9.5 GHz频点处的输出功率为-12 dBm。在带宽范围内,谐波抑制比大于15 dBc。采用渐变形电感,提高了电感的Q值,实现了去耦电容接地的无源Marchand巴伦。仿真结果表明,无源巴伦的相对带宽达到120%,幅值平衡度得到了有效提高。该三倍频器具有0.4 V、0.8 V、1 V三个直流偏置,芯片尺寸为1.9 mm×0.67 mm。

基于二极管三维模型的太赫兹倍频器研究

基于变容二极管设计了215 GHz三倍频器。为了简化结构和提高功率容量，该倍频器采用同向并联二极管对结构实现非平衡式三倍频。由于在太赫兹频段二极管的封装会影响到器件的场分布，将传统的二极管SPICE参数直接应用于太赫兹频段的电路设计仿真存在一定缺陷。故建立了精确的二极管三维电磁模型，在非线性区域合理的设置了波端口，采用改进型场路结合仿真的方式对倍频器进行了设计。测试结果表明，该倍频器在207～226 GHz输出频率范围内，输出功率大于2 mW，最大输出功率为5.4 mW，最小变频损耗为13.1 dB。

一种应用于K波段的宽锁定范围的CMOS注入锁定三倍频器

对传统的注入锁定三倍频器（ILFT）进行改进,提出了一种应用于K波段的注入锁定三倍频器,该注入锁定三倍频器在传统结构的基础上加上两个旁路电流源,在不牺牲功耗的前提下,提高了三次谐波的注入效率,解决了传统结构中存在的锁定范围和功耗的折中问题.该注入锁定三倍频器采用TSMC 130nm工艺进行设计,电源电压1.2V,仿真结果表明在输入信号功率为2dBm时,锁定范围为5.1 GHz,工作范围是21.0~26.1GHz,最大功耗为7.8mW.

S波段三次倍频器的CAD设计

基于倍频器在微波通信电路及系统中的广泛应用性和特殊性,对一种用于某工程的关键部件—S波段三次倍频器进行了设计与优化。其中主要用ADS中微波电路板设计软件及矩量法设计微带交指滤波器,并利用ADS进行谐波平衡法优化倍频器电路,而且对理论设计和实验结果进行了分析,测试表明实验和设计结果很好的吻合,完全满足倍频器的技术指标要求。

毫米波倍频器的设计与研制

介绍了一种基于微带结构的w波段宽带三倍频器，阐述了倍频器的工作原理，建立了DBES105a肖特基二极管的反向并联结构模型，并基于场路结合的分析方法，设计并实现了W波段的宽带倍频器．测试结果表明，在75～98GHz的频率范围内，其输出功率大于2dBm，峰值功率大于5dBm，与仿真数据基本吻合，证明了本文提出的混合电路建模方法及所提取模型的有效性．

高功率高效率三次谐波二维数值模拟研究

对大口径、高功率情况下的三次谐波转换 ,选择 KDP晶体 Type / Type 匹配角度失谐的三倍频方案 ,并从非线性三波耦合方程组出发 ,采用离散傅立叶变换和四阶龙格 -库塔 ( R-K)积分方法 ,编制了二维模拟三次谐波转换的计算程序。计算了各种晶体厚度和不同失谐角条件下 ,二、三次谐波的转换特性和效率。并对入射基频光为六阶超高斯分布时的三倍频器进行了优化 ,三倍频转换效率达80 % 。