三种低压高速低耗BiCMOS三态逻辑门

采用0.35μm BiCMOS工艺技术，设计了三种高性能的BiCMOS三态逻辑门电路，并提出了改进三态门电路结构和优化器件参数的方法和措施。仿真和实验结果表明．所优化设计的BiCMOS三态门的电源电压均小于3.3V，工作速度比常用的CMOS三态门快约5倍。功耗在60MHz下仅高出约2．2～3．7mW．而延迟一功耗积却比该常用的CMOS三态门平均降低了38．1％，因此它们特别适用于低压、高速、低功耗的数字系统。

简易三态逻辑测试笔的设计制作

本论文就简易三态逻辑测试笔的设计和制作进行论述,该测试笔可应用于仪器的故障维修中,更加方便仪器设备的故障诊断。

三态编码方法及实现电路的研究

定义了(N,M)三态编码电路模型。基于三态数据编码(BCT)算法,讨论了三态编码的硬件设计方法。设计了"除3求余"电路模块,并采用"模块组合"设计方法,实现了任意(N,M)模型的三态编码电路。该方法的主要优点是能够适应定义模型下的不同规模的动态需求。最后,作为示例,给出了(4,2)三态编码模型的硬件结构电路。

面向基础教学的数字电路实验平台研制

在目前课程学时逐渐减少,教学培养要求却不断提高的情况下,分析了数字电路课程的基础内容与教学目标,在不增加学时的同时,丰富了实验内容,提高学时的利用效率,在积极开展课程设计的要求等背景下设计、研制了数字电路教学实验平台。在教学平台中设计了常规芯片的验证与演示模块,减少器件损耗;为了方便并行数字信号的实验,设计了8位二进制数字信号单元。其他具有特色的功能还包括:三态逻辑笔功能单元、FPGA可编程单元、单脉冲发生单元、DAC、ADC单元、液晶显示单元等。平台的设计是在已用的平台改进而来的,对基础课程教学和初学者提供了方便。

查表判决方式帧同步器的设计

同步的提取是遥测系统设计和应用中最受关注的问题之一。文中介绍一种在实验教学遥测系统中采用的利用 EPROM器件以查表判决方式提取帧同步的方法 ,对基本的设计思想、重点部分的硬件组成及工作原理作了较为详细的介绍。

Quantum Logic Networks for Probabilistic Teleportation of an Arbitrary Three-Particle State

The scheme for probabilistic teleportation of an arbitrary three-particle state is proposed. By using single qubit gate and three two-qubit gates, efficient quantum logic networks for probabilistic teleportation of an arbitrary three-particle state are constructed.