三数据通道浮点加法器的FPGA实现

浮点加减运算是现代数字信号处理中非常频繁的操作 ,浮点运算的快慢直接影响数字信号处理的速度。常用的硬件实现算法有双通道算法和三通道算法。文中介绍了浮点加法器电路设计的常用算法 ,重点介绍了一种低功耗的三数据通道结构 ,最后以MAXPLUSⅡ为工具 ,给出了该结构的现场可编程门阵列 (FPGA)实现。仿真结果显示 ,该方法可以提高数据采集及运算速度 。

快速浮点加法器的优化设计

运算器的浮点数能够提供较大的表示精度和较大的动态表示范围 ,浮点运算已成为现代计算程序中不可缺少的部分。浮点加法运算是浮点运算中使用频率最高的运算 ,因此 ,浮点加法器的性能影响着整个CPU的浮点处理能力。文中从分析浮点加减操作的基本算法入手 ,介绍了一种新的算法 ,即三数据通道浮点加法算法 ,并着重介绍了整数加法器和移位器的设计 ,对 32位浮点加法器的设计进行了优化。