面向商业航天卫星成本效益的三模冗余软错误防护技术:近似计算的实践

三模冗余(TMR)作为如今集成电路可靠性领域中最为常用且有效的软错误加固技术,在满足高容错要求之时,不可避免地牺牲了庞大的硬件损耗。为实现面积、功耗等硬件性能和容错电路加固能力的折中考虑,适应低成本高可靠性加固的时代需求,针对基于近似计算的三模冗余加固技术(ATMR)进行研究,该文提出一种基于近似门单元(ApxLib)的动态调整多目标优化框架(ApxLib+DAMOO)。首先,其基本优化框架采用非支配排序遗传算法(NSGA-Ⅱ)实现,通过极性分析与预创建的近似库对电路实现快速近似。随后,该框架提出动态概率调整和极性扩张两种创新机制,根据可测性分析对遗传算法中门单元的突变概率进行动态更新,对双向门单元进行定向识别和重构,以实现寻优效率和寻优效果的双重优化。实验结果表明,该文提出的优化框架与传统NSGA-Ⅱ相比,在相同硬件损耗下可实现最大10%~20%的额外软错误率(SER)降低,且其执行时间平均降低18.7%。

基于忆阻器混合CMOS的三模冗余锁存器

忆阻器的出现为后摩尔时代提供了一个全新的方案以顺应更大的集成密度。为了研究其在数字电路中的应用,发挥潜在优势,本文首先介绍了忆阻器模型及比例逻辑构成的基本逻辑电路,随后提出了基于忆阻器混合CMOS的三模冗余D锁存器。所提出的三模冗余锁存器总体结构主要分为新型忆阻D锁存器的设计和三人表决器构建两个部分,能够在减小电路面积的同时实现电路可靠性的提升,为电路级抗辐射加固技术提供了一种新的思路。

基于异步电路技术改进三模冗余结构

在借鉴异步电路技术的基础上,对传统三模冗余(TMR)结构进行了改进,提出了基于异步C单元的双模冗余(DMR)结构和基于DCTREG的时空三模冗余(TSTMR-D)结构. DMR结构每位只需两个冗余单元,并采用异步C单元对冗余单元的输出进行同步. TSTMR-D结构采用解同步电路中显式分离主从锁存器的结构,可以广泛用于各种流水线.在SMIC 0.35μm工艺下分别以DMR,TMR和TSTMR-D结构实现了3个容错8051内核.错误注入实验结果表明,与TMR结构相比,DMR结构可以减小芯片面积,提高芯片性能,同时具有容时序逻辑SEU的特性. TSTMR-D结构在恰当的面积和延迟开销下,可以对各种类型的电路结构进行全面的SEU和SET防护.

具有在线修复能力的强容错三模冗余系统设计及实验研究

为提高太空恶劣环境中电子系统的可靠性,提出了一种具有芯片级在线修复能力的强容错三模冗余(TMR)系统结构及设计方法,可在不影响系统正常工作的前提下实现故障模块的在线修复.该系统采用TMR结构,可实时检测定位故障模块;模块采用组件备份法设计,故障发生时可通过备件切换法快速自修复,模块中每个故障组件均可通过进化进行修复;并通过异构冗余降低2个以上模块同时故障的概率.以具有片内三模冗余的三阶高密度双极性(HDB3)编码器系统设计为例,对系统结构和各种容错修复机制进行了验证,结果表明系统可靠性得到很大提高.

可维修三模冗余结构系统的可靠度与安全度分析

采用马尔可夫模型 ,在考虑故障覆盖率及维修率影响的情况下 ,对三模冗余结构系统的可靠度及安全度进行了详细的推导 ,给出了求解系统可靠度及安全度的微分方程组 。

基于关键路径的三模冗余表决器插入算法

在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器。该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算法,该算法在表决器的插入时避开关键路径,缓解了三模冗余设计中插入表决器时增加延时的影响。与国外同类算法相比,该文算法在不降低电路可靠性的前提下,以不到1%的面积开销,使得关键路径延时减少3%~10%,同时算法运算速度平均提高35.4%。

大规模MPI并行计算的可扩展三模冗余容错机制

随着系统规模的扩大,并行计算的性能不断提高,但可靠性却也在不断下降,因此需要采用某种容错机制来容忍或恢复硬件故障和数据错误.目前常用的容错机制Checkpoint/Restart和多模冗余均引入了额外的开销,这些开销均在某种程度上制约了并行计算的可扩展性.因此,在高性能计算需求不断增长的今天,可扩展容错机制的设计显得尤为迫切和重要.以三模冗余(triple modular redundancy,简称TMR)为典型案例,描述了传统TMR在大规模MPI并行计算上的实现方法,分析了该机制所面临的实际问题,进而指出传统TMR制约了并行计算的扩展.根据该技术所面临的问题,设计了可扩展三模冗余(scalable triple modular redundancy,简称STMR),并进一步验证了其有效性和可扩展性.该机制不仅能够处理Checkpoint/Restart针对的fail-stop故障,还能够解决绝大部分硬件不能直接感知的数据错误.最后,借用BlueGene/L的系统参数进行模拟,预测当系统规模增大时,在分别采用TMR和STMR的情况下并行计算可扩展性的变化,结果进一步验证了STMR是可扩展的容错机制.

基于微包协议的三模冗余容错计算机无缝重构算法

提出了一种基于微包传输协议的系统重构算法,制定了系统重构命令协议,设计了关键数据区的一致性管理算法。不需增加额外的硬件资源和系统开销,利用三机之间的数据交换通道,即可实现三模冗余容错计算机的无缝重构,保证系统在故障恢复重构时工作的连续性。同时,完善的重构命令协议使得重构软件的开发可以采用面向对象思想构成标准化的中间件,具有很强的扩展能力,为构建标准化嵌入式三模冗余容错计算机内核奠定了良好的技术基础。

表决器对分层三模冗余系统可靠性影响分析

FPGA在空间运行中易受单粒子翻转效应影响,分层三模冗余技术是常见的抗单粒子翻转容错方法,其表决器对系统可靠性影响为一项重要研究内容。针对此问题,首先建立了考虑表决器的分层三模冗余系统可靠性模型,仿真计算得到不同情况下表决器对系统可靠性的影响程度(表决器影响度),仿真结果表明,表决器影响度由失效率比值与结构层次划分决定,因此对于确定系统,表决器影响度不随空间环境变化而变化。其次建立了带刷新功能的双层三模冗余系统可靠性模型,分析了在FPGA刷新作用下,与无刷新功能系统相比表决器影响度的变化情况,仿真结果显示,刷新作用虽然从整体上大大提高了系统可靠度,但并未使得表决器影响度减小,影响度反而增大。

三模冗余系统的可靠性与安全性分析

轨道交通运行控制系统对安全计算机平台的可靠性及安全性要求很高。为此,采用马尔可夫模型,在考虑故障检测率、维修率及共模故障影响的情况下,通过Matlab仿真分析故障检测率及维修率对安全计算机平台可靠性与安全性的影响。结果表明,基于三模冗余的安全计算机平台具有较高的可靠性和安全性。

基于三模冗余架构的集成电路加固设计

随着科技的发展,人类对太空领域的研究会越来越多,对于航天器件的要求也会越来越高,其中可靠性是航天器件一个重要的指标。空间辐射环境中的高能粒子引发的单粒子翻转事件严重影响星载电子系统的可靠性。现有的抗辐照设计多集中在工艺库和版图的加固上,但是要完全的抑制单粒子故障的产生是不现实的。克服了现有技术中存在的不足,提供了一种基于三模冗余的电路架构,利用冗路架构去屏蔽已发生故障对整个电路的影响,使得整个电路的抗辐照性能得到极大地提升。

基于FPGA的三模冗余UART电路设计

针对在星载复杂空间环境下UART(universal asynchronous receiver/transmitter)电路有可能发生单粒子翻转导致通信失效的问题,研究了基于反熔丝型FPGA的三模冗余UART电路设计方法。根据UART异步串行收发电路的功能特点,提出了采用反熔丝型的FPGA,将电路的核心功能嵌入到FPGA内部,用硬件描述语言VHDL开发各个模块,对UART异步串口收发电路的关键部分进行了三模冗余设计,提高了系统的可靠性。进一步,给出了异步串行该收发电路的工作原理、实现框图、资源分析,仿真结果验证了该方法的有效性。此设计方法已经成功应用于某系统中,试验证明该UART电路设计占用资源少、工作稳定可靠。

基于混合三模冗余的容忍双点翻转锁存器

随着集成电路工艺的飞速发展,电路内部节点对于高能粒子入射的敏感性急速增大,锁存器中辐射效应引起的软错误急剧增多.进入90 nm工艺以后,电荷共享导致的双点翻转已经成为影响可靠性的严重问题.为此,基于混合三模冗余机制,提出2种加固锁存器结构:TMR-2D1R锁存器和TMR-1D2R锁存器.传统的三模冗余锁存器包括3个同构的D-latch和1个表决器;TMR-2D1R锁存器包括2个D-latch,1个RHM单元和1个表决器,可以部分容忍双点翻转;TMR-1D2R锁存器包括1个D-latch,2个RHM单元和1个表决器,可以完全容忍双点翻转.与相关加固锁存器进行比较的结果表明,TMR-1D2R锁存器在延迟、功耗、面积和加固性能等方面取得了较好的折中.

一种分布式三模冗余控制系统的实现

论述一种分布式三模冗余控制系统的实现 ,包括系统CPU的选择、系统通信网络的实现、系统的同步策略以及三模冗余输出表决器的设计等 .实际表明这种系统设计方案能保证系统具有很高的可靠性、可用性和较快的开发速度 .

三模冗余演化自修复系统可靠性及状态规律分析

为研究三模冗余演化自修复系统可靠性及状态规律,首先给出了系统架构及其工作流程,继而以马尔科夫(Markov)过程理论为基础对其进行了可靠性建模,最后基于此模型对系统可靠性及状态规律进行了仿真研究。结果表明:修复率与故障率比值是影响系统可靠性的主要因素;系统运作区间以可用度与可靠度差值的极值分为两大部分,极值点前,系统主要处于状态0、1,演化修复作用对系统可靠性贡献不大;极值点后,系统在状态1、2间转换概率提高,演化修复作用成为提高系统可靠性主要因素。所得结论对特定环境中系统的设计、应用、评估具有一定的理论指导意义。

三模冗余结构微机联锁系统的安全度分析

采用马尔可夫模型，在考虑故障覆盖率影响的情况下，对三模冗余结构微机联锁系统的安全度进行了详细的推导，得出了该系统安全度的定量表达式，分析了在典型情况下的系统安全性能，对其结果结合实际应用进行了有意义的讨论。

三模冗余在高性能抗辐射DSP中的应用

单粒子翻转(SEU,single event upset)是当高能粒子击中半导体元器件时,引起逻辑发生"0""1"改变,进而导致逻辑错误的现象.在诸如外太空等电磁辐射恶劣的环境中,芯片常常会受到SEU的破坏,由于高性能的DSP规模较大,这种情况发生的概率会更高.针对SEU发生的原理,在抗辐射DSP结构上可以采取多种加固技术.本文基于国产高性能DSP"魂芯"的架构,从可测性和工程性的角度出发,提出了对片上SRAM存储器的加固方案.通过对SRAM采用自刷新和三模冗余技术,可以对SEU进行有效的抑制.

三模冗余计算机联锁系统可靠性安全性分析

铁路运输事业的发展已经给车站联锁技术提出了更高的要求，随着计算机技术的飞速发展，以计算机为核心的联锁系统已得到了很大的发展和完善．对于计算机联锁系统来说，提高可靠性和安全性是非常重要的问题，利用计算机容错技术则是提高计算机联锁系统的可靠性和安全性的有效手段．

三模冗余计算机FT-HIT系统设计与实现

文中论述了作者自行研制的航天容错计算机ＦＴ－ＨＩＴ系统的设计与实现技术．ＦＴ－ＨＩＴ系统采用系统级三模冗余结构和主要由软件实现容错的冗余管理模式，具有对关键任务的容错计算和对非关键任务的分布处理功能．

基于现场总线的三模冗余计算机联锁控制系统的研究

控制器局域网是主要用于各种过程检测和控制的一种现场总线网络，它具有优先权和仲裁功能．多个单片机可通过ＣＡＮ控制器连接到ＣＡＮ总线上，形成多主机的局部控制网．本文主要介绍ＣＡＮ控制器８２Ｃ２００在三模冗余计算机联锁系统中的应用．