三级管道流水线算法实现红外点目标跟踪

针对海空复杂背景下舰载光电跟踪仪的红外点目标检测跟踪问题,本文研究了一种基于三级流水管道的点目标轨迹检测与跟踪算法。该算法针对由光电跟踪仪实际拍摄的红外图像的二值分割图,利用第一、二级流水管道,完成对二值图像的二阶相关,实现更为有效的滤波除噪。利用第三级基于"或运算"的目标检测管道搜索目标点和进行目标点的准确定位,从而实现了从序列图像中可靠检测和跟踪点目标的目的。本文采用舰载光电跟踪仪实拍的红外图像,进行了实际的工程验证。结果说明,工程验证的结果与实验仿真结果相吻合,算法是可行的。

针对ARM指令集的层次分类能耗测量方法

在分析ARM指令集的寻址方式、寄存器个数、指令周期数等特征的基础上,考虑三级流水线对指令集能耗特征的影响,提出一种层次分类能耗测量方法。实验结果验证了该方法的有效性,得出指令集能耗与电流值和指令周期数的乘积呈正比,减少指令周期数能降低指令集能耗,并且3种应用程序用例在仿真平台HMSim的测量值与W90P710实际目标板的能耗值相接近,绝对误差在10%以内。

LS SIMD协处理器控制器设计

LSSIMD协处理器是用于底层图像理解的16位定点嵌入式阵列处理器,该处理器除SIMD固有的数据并行性外,还具有三级流水和三组指令并发执行的并行性。主要阐述LSSIMD协处理器的三级流水线和三组指令并发执行的基本可重用的主控制器设计。

单双精度浮点除法器的实现

通过对除法算法的研究,采用三级流水并精选SRT的冗余区域,在不减少运算精度的条件下,简化硬件设计,用硬件描述语言(Verilog)实现了单精度和双精度浮点数除法运算模块,并使用随机测试矢量对除法器进行验证,结果与参考机比较误差不超过2-64。如果采用SMIC0.18μmCMOS工艺库实现该设计,该除法单元在占用芯片面积为168173μm2的情况下工作频率可达约455MHz。

低功耗、高性能RISC-Ⅴ处理器的研究与设计

针对嵌入式物联网设备对处理器小面积、低功耗、高性能的需求,提出一种顺序发射、乱序执行、乱序写回的三级流水线结构,设计了一款基于开源RISC-Ⅴ指令集的32位低功耗高性能处理器,支持RISC-Ⅴ基本整数运算、乘除法指令集,采用WFI休眠指令与时钟门控技术实现休眠模式。在VCS环境下验证了处理器的逻辑功能,通过SMIC 110 nm工艺库在DC环境下完成了逻辑综合,得到了处理器功耗为0.21 mW,面积开销为20.5k个逻辑门,最后通过运行CoreMark跑分程序测试处理器性能,指令执行速度为2.54 CoreMark/MHz。验证结果表明,本设计同时兼顾了处理器功耗与性能,可以很好地应用于小面积、低功耗、高性能的嵌入式场景。

RV32I控制单元设计与实现

针对新型开源精简指令集架构RISC-V指令集,设计了一款支持32位基本指令集的处理器(RV32I),其外围电路包含快速存储(QMEM)、高速缓存(Cache)和双倍速率同步动态随机存储器(DDR)等存储设备,主要描述其控制单元的设计与实现.设计采用经典三级流水线,即取指、译码和执行,通过有限状态机支持流水线,并且使用可综合的Verilog HDL语言描述,预留中断异常控制模块.仿真结果表明,该控制单元能够实现流水线正常稳定的运转.

嵌入式RISC-V乱序执行处理器的研究与设计

为满足嵌入式设备小面积高性能的需求,设计一种基于开源RISC-V指令集的32位可综合乱序处理器。处理器包括分支预测、相关性处理等关键技术,支持RISC-V基本整数运算、乘除法以及压缩指令集。采用具有顺序单发射、乱序执行、乱序写回等特性的三级流水线结构,运用哈佛体系结构及AHB总线协议,可满足并行访问指令与数据的需求。在Artix-7(XC7A35T-L1CSG324I)FPGA开发板上以50MHz时钟频率完成功能验证,测试功耗为7.9mW。实验结果表明,在SMIC110nm的ASIC技术节点上进行综合分析,并在同等条件下与ARM CortexM3等处理器进行对比,该系统面积减少64%,功耗降低0.57mW,可用于小面积低功耗的嵌入式领域。

基于FPGA的CAVLC并行编码设计

除拖尾系数外的非零系数幅值的编码过程是CAVLC编码过程中计算量最大、复杂度最高、编码延时最长的部分,且无法利用大规模的并行处理来缩短时钟周期数,一定程度地造成了编码瓶颈。本文优化了串行实现方法,设计了一种基于三级流水线和并行处理相结合的双路并行幅值编码器,节省了时钟周期数,并能提供稳定的数据吞吐率。优化编码查表法,减少存储资源消耗,有效提高了工作频率。