三维堆叠芯片电源分配网络电源完整性建模与仿真

论文研究三维堆叠芯片电源分配网络电源完整性建模与仿真技术。首先建立单层芯片电源分配网络、电源地硅通孔对以及三维堆叠芯片电源分配网络分析模型,随后利用数值分析方法,分别进行三维堆叠芯片电源分配网络频域阻抗特性与时域电源波动仿真分析。该方法可以准确分析三维堆叠芯片电源分配网络性能特性,为三维堆叠芯片电源完整性设计提供有效指导。

基于电感耦合互连的三维集成电路测试方法

电感耦合互连是一种用于三维芯片堆叠封装的无线互连技术。与硅通孔技术相比,它能以更高的灵活性和更低的成本提供芯片间的高带宽通信。然而,在基于电感耦合互连的多芯片堆叠系统中,由于没有物理连接,芯片的功能测试较为困难。为确保信号传输的正确性和稳定性,还需要对电感耦合信号的传输质量进行测试。本文提出了基于电感耦合互连的三维芯片系统测试方法,包括片内自测、芯片层级自排序、片间互测的自测试以及对电感耦合的传输功率进行自动调优。本方法提高了无线三维芯片的可测试性和可显现性,降低了三维芯片测试成本,并提高了测试效率。

基于遗传粒子群算法的三维芯片热布局优化

三维叠层芯片是由多层芯片堆叠而成,其热效应与散热问题尤为突出。采用遗传粒子群算法对三维叠层芯片的热布局进行优化,研究了该芯片的功率以及个数对热布局的影响。仿真结果表明:使用遗传粒子群算法的热布局的优化精度较高,经过优化后的三维叠层芯片的温度分布更加均匀,最高温度以及温度梯度都有显著降低;三维叠层芯片的功率越高,以及堆叠的芯片个数越多,热布局优化的结果就越明显。

3D IC系统架构概述

随着芯片制造工艺接近物理极限,使用多Die堆叠的三维集成电路(3D IC)已经成为延续摩尔定律的最佳途径之一。利用3D IC将芯片垂直堆叠集成,可以极大程度降低互联长度,提升互联带宽。详细介绍了一些常见的3D IC系统架构方案,说明了使用不同3D架构对于整体芯片系统在性能、功耗等方面的优势,也列举了在物理实现、封装测试、工艺能力等方面的挑战。最后综述了一些业内使用3D IC的典型产品,并介绍了这些产品的系统架构、典型参数、适用领域,以及使用3D IC后给产品带来的竞争力提升情况。针对业界现状,认为应该把握机遇,不惧挑战,实现弯道超车。