基于DSP+FPGA的三缓存图像处理系统设计

设计了一种基于DSP+FPGA结构的高性能图像处理系统,在系统驱动设计中针对图像复杂度增加带来的处理超时问题,设计了三缓存结构的图像处理驱动程序,该方案在使得图像处理超时时间累积达到一帧时发生丢帧。系统验证结果表明,图像处理出现超时情况下,该方法实现的驱动程序处理效率高于传统的乒乓方式。

RPR的三转发缓存结构及时延分析

提出RPR的三转发缓存结构,用排队论对其不同优先级业务的排队时延及均匀业务模式下吞吐量性能进行分析,并对三转发缓存结构的排队时延与双转发缓存结构的排队时延进行了对比研究。分析结果表明三转发缓存结构可以在保证高优先级业务性能的同时,提升中优先级业务的性能。

机群文件系统的缓存机制分析与研究

针对传统的三层缓存体系结构中存在的问题,提出了协作缓存机制,使系统中各节点的缓存资源得到协调和充分的利用,进一步提高了文件访问的效率,解决了文件服务器容易成为系统的瓶颈而影响文件系统的效率问题;并对几个常见的协作缓存管理算法进行简要的分析。

Camera Link Full至HD-SDI接口的高清传输显示系统

为实现远距离、高可靠性传输,并减小复杂度,对Camera Link Full接口数据的HD-SDI传输显示进行了深入研究。采用FPGA作为核心处理器,考虑相机输出具有多种帧频,采取帧频检测及充分降频策略,并通过3个SRAM进行缓存以实现帧频转换,以满足HD-SDI帧频25Hz的要求。考虑到SRAM数据宽度,采取FIFO行缓存策略将Camera Link Full80输出的10tap、80bits图像数据转换成单通道的8bits图像数据。最后,完成系统设计并进行实验验证。实验结果表明:系统实现了图像数据从50Hz、100Hz、500 Hz等多种帧频的Camera Link Full80到25帧HD-SDI接口1080i的格式转换及实时显示,且图像层次丰富,无失真。

基于Zynq的SDI视频图像分割系统

为弥补传统视频图像分割器抗干扰能力弱、帧率低、设计复杂等缺点,选取XILINX Zynq XC7Z035 FPGA异构平台,并与SDI技术相融合,采用高清数字串行解码芯片TW6874对4路数字视频图像进行同步采集,输出BT.1120数据至FPGA,以实现4路视频分开显示。为满足视频图像的分辨率和帧率要求,首先对视频图像数据进行像素抽样,其次利用AXI4-Stream Data FIFO进行行输入缓存,处理数据灵活,便于拓展,为进一步集成算法提供了基础。AXI4-Stream Data FIFO每行960个数据产生s_axi_s2mm_tlast信号与AXI DMA进行握手,将数据缓存至DDR3 SDRAM中,缓存540行之后进行下一个缓冲区地址的切换,AXI DMA每路视频图像均有3个缓冲区,从而完成三缓存设计,保证视频图像无撕裂现象。最后将缓存数据输出至SMPTE SDI IP核进行显示。实验结果表明:该系统实现了4路SDI视频图像分割,系统资源占用少,且视频图像帧率高,层次明显,无撕裂、无失真现象。

一种磁盘历史数据库模型研究

为解决流程工业中过程历史数据的存储以及大量数据的快速查询问题,提出一种基于关系数据库的磁盘历史数据库模型。在数据存储方案设计中,将关于位号和数据采集接口的静态信息存储在关系数据库中,历史数据以文件形式存放,采用三重二级缓存机制避免频繁访问磁盘,并使用经典的SDT算法对实时数据进行压缩存储,降低存储成本。数据查询方案采用三级索引文件结构,即总索引文件、二级索引文件和位号索引文件,提高查询效率。该磁盘历史数据库的第一版已经成功实现,应用结果表明,数据存储方案和查询方案的设计是合理的,100个位号的查询时间约为500 ms。