基于三角函数内插法的Gardner位定时同步环的FPGA实现

位定时同步是全数字接收系统中的关键组成部分,对系统性能有重要影响。Gardner定时同步环结构简单便于工程实现,三角函数内插法结构简单内插精度高。文章将三角函数内插法应用于Gardner定时同步环,降低了实现难度。

一种全数字接收机的定时同步与载波大频偏估计方法设计与实现

文章根据实际需求采用了先校正频偏然后再进行定时同步的方法。其中,频率估计采用了分段FFT相位差法,该方法不需要位定时辅助,可以对大频偏进行估计;定时同步采用了便于工程实现的Gardner定时同步环,插值器选用了结构简单插值精度高的三角函数内插法。