CDMA下行同步算法设计与FPGA实现

针对CDMA下行同步快速高效的要求,设计FFT快速相关算法,实现了FPGA快速同步。详细分析了基于FFT的下行同步算法及其参数的确定,给出实现该算法的模块图和各模块基于Verilog的程序实现,并进行了基于ModelSim的程序仿真,将其结果和MATLAB仿真结果进行对比验证。最后以FPGA Stratix Ⅱ芯片为硬件平台进行板级调试,结果表明该同步算法稳定可靠。