期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
3D NAND闪存的层间差异特性的研究
1
作者 黄三维 李英阁 韩国军 《应用科技》 CAS 2021年第5期70-75,共6页
3D堆叠技术的引入大幅提升了与非型闪存(NAND flash)存储容量,但由于制程工艺的影响,导致不同层的存储单元会出现差异,而且随着堆叠层数的增加,不同层的存储单元的特性差异将更加明显。为了研究制程差异对闪存层间性能的影响,通过硬件... 3D堆叠技术的引入大幅提升了与非型闪存(NAND flash)存储容量,但由于制程工艺的影响,导致不同层的存储单元会出现差异,而且随着堆叠层数的增加,不同层的存储单元的特性差异将更加明显。为了研究制程差异对闪存层间性能的影响,通过硬件设备对闪存芯片特性进行实测,得到了不同层的存储单元在不同噪声下的原始误码率和阈值电压分布关系。实验结果显示,随着编程/擦除次数的增加和数据保持时间的增长,不同层的存储单元的性能差异将更加明显,需要借助先进的信道检测技术来改善存储性能。 展开更多
关键词 与非 测试 层间制程差异 3D堆叠技术 串堆叠 阈值电压分布 可靠性 固态硬盘 储系统
下载PDF
三维存储器的存储单元形状对其性能的影响
2
作者 丰伟 邓宁 《微纳电子技术》 CAS 北大核心 2015年第7期409-413,420,共6页
简要介绍了三维存储器出现的背景和几种得到广泛关注的三维存储器;建立模型分析了位成本缩减(BiCS)、垂直堆叠存储阵列(VSAT)和垂直栅型与非闪存阵列(VG-NAND)三种代表性的三维存储器的存储单元的形状对其性能的影响,从理论分析的角度... 简要介绍了三维存储器出现的背景和几种得到广泛关注的三维存储器;建立模型分析了位成本缩减(BiCS)、垂直堆叠存储阵列(VSAT)和垂直栅型与非闪存阵列(VG-NAND)三种代表性的三维存储器的存储单元的形状对其性能的影响,从理论分析的角度比较了三种存储单元结构对其存储性能的影响;采用Sentaurus软件对三种存储单元的性能进行仿真,从编程/擦除时间、存储窗口和保持性能三个方面比较了三种存储单元结构的存储性能。理论分析结果和仿真结果都一致地表明BiCS结构的圆柱孔形存储单元比其他两种存储单元更有优势。 展开更多
关键词 三维 与非 储器单元 形状 Sentaurus仿真
下载PDF
NAND Flash在嵌入式系统中的应用 被引量:4
3
作者 杜家瑞 刘正强 李应启 《微处理机》 2010年第2期115-118,共4页
首先比较了嵌入式系统中两种常用的Flash器件,指出Nand-Flash的优势。然后以SUMSANG公司的K9F1G08为例介绍了Nand-Flash的组织结构与硬件接口。最后简要论述了Nand-Flash驱动程序的编写要点。
关键词 与非闪存 嵌入式系统 K9F1G08 微控制器
下载PDF
基于ARM的引导加载技术的研究与实现 被引量:2
4
作者 胡金霞 傅秀芬 +1 位作者 许素霞 朱朝晖 《计算机技术与发展》 2008年第7期35-37,41,共4页
为了减小嵌入式系统的体积和价格,对嵌入式中两种主要的闪存:NOR Flash and NAND Flash进行了研究。由于NORFlash存在布线多、成本高、存储容量小、擦写速度慢等缺点,根据嵌入式系统可裁减可移植的特点,在对ARM处理器的启动方式进行分... 为了减小嵌入式系统的体积和价格,对嵌入式中两种主要的闪存:NOR Flash and NAND Flash进行了研究。由于NORFlash存在布线多、成本高、存储容量小、擦写速度慢等缺点,根据嵌入式系统可裁减可移植的特点,在对ARM处理器的启动方式进行分析和比较的基础上,裁掉NOR Flash芯片,仅用NAND Flash芯片引导和启动系统。并着重阐述了采用有效的存储结构提供可靠的坏块管理机制,采用多级引导方式,实现基于NAND Flash的引导。从而节省NOR Flash芯片,降低了成本。 展开更多
关键词 或非型 与非 引导加载程序 坏块管理 多级引导
下载PDF
基于ECC校验算法的记录器设计
5
作者 杜东海 李锦明 +1 位作者 程龙 丁宁 《计算机测量与控制》 北大核心 2014年第10期3288-3289,3300,共3页
鉴于K9MDG08U5M在存储过程中出现的错"位"现象,提出利用ECC算法对数据进行校验和纠错。由于该款NAND FLASH一页数据出现的错"位"现象有时不止一位,而一般的ECC算法其纠错能力只有1bit/4kB,故一种纠错能力更强的新... 鉴于K9MDG08U5M在存储过程中出现的错"位"现象,提出利用ECC算法对数据进行校验和纠错。由于该款NAND FLASH一页数据出现的错"位"现象有时不止一位,而一般的ECC算法其纠错能力只有1bit/4kB,故一种纠错能力更强的新型算法将被设计和实现;该新型算法具有8bit/4kB的纠错能力和16bit/4kB的检错能力,且已成功应用于某数据采集存储系统中。 展开更多
关键词 错误检查和纠错算法 现场可编程逻辑阵列 与非
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部