DSRC协议ASN.1模块的设计与实现

通过研究专用短程通信(DSRC)协议栈中的应用层部分,针对其中的ASN.1 PER编解码模块,设计并实现了一种编解码框架,框架包括ASN.1映射规则、通用编解码流程以及符合小设备应用的内存管理机制。良好的模块划分使得此框架具有较好的通用性。测试结果表明,此实现框架具有良好的性能,满足协议的实时性要求。

面向图计算的内存系统优化技术综述

图(graph)是一种以顶点和边构成的包含多种信息的复杂数据结构.图计算(graph processing)要求我们将现实条件中的关系属性抽象为图数据结构并进行复杂计算.由于CPU性能提升遇到瓶颈,人们尝试了多种协处理器或专用加速器,致力于提高运行速度并节省能耗.由于图计算具有数据依赖性强、访存–计算比高的特点,提高图计算访存效率是改善系统性能的关键.尤其是随着图数据规模的扩大,高效的内存管理优化对异构图计算性能的提高显得尤为重要.本文将介绍异构架构图计算中内存系统的管理及优化方法,归纳目前能够提高访存效率的图数据格式;分析图计算专用加速器GPU, FPGA, ASIC, PIM等的架构特点与内存方面的优化工作;概括国内相关研究进展;同时总结图计算在内存方面的机遇与挑战.