面向SPICE仿真的专用浮点计算单元研究

稀疏矩阵求解是SPICE仿真的重要部分,目前求解所使用的算子通常为通用浮点计算单元,运算速度受限。本文通过改进通用浮点算子中加/减和乘单元,使其在SPICE仿真专用背景下能实现更快的求解速度。对传统加减单元使用舍入并行延时优化算法和双路径设计方案,利用香农扩展、非精确前导零补偿等手段优化了电路的关键路径延时。对传统乘单元通过改变传统压缩拓扑层结构、优化注入值算法中舍入进位等逻辑改善了相关延时。最终,在TSMC 28 nm工艺下对双精度浮点求解速度分别为0.46 ns和0.79 ns,对比Synopsys公司的DW库单元延时分别减小33.4%和7.1%,面积分别减小4.62%和1.6%。实验结果表明,改进后浮点单元能有效降低矩阵单次求解步骤的时间,在一定程度上加速瞬态仿真整体速度。

利用DSP器件构成的专用波束形成处理单元

介绍了利用DSP器件构成专用波束形成处理单元的基本算法,电路结构和核心部件。

加能IPC-PFH系列回馈单元在矿井改造中的应用

本文介绍了加能有限公司生产的提升机专用能量回馈单元IPC-PFH系列在煤矿提升机技术改造中的应用,该应有方案中IPC能量回馈单元与ABB变频器配套使用,实现了变频器的四象限运行,解决了重物下放及急停情况下的能量回馈问题,避免了原系统中制动电阻烧坏引起的矿车下行失控,整个系统计既安全又省电。

基于区域重组的异构FPGA工艺映射算法

传统异构FPGA工艺映射算法一般不打破实现专用功能和查找表功能的子网表之间的层次边界,因而缩小了映射的优化空间.为此提出一种利用区域重组打破单元间层次边界的异构FPGA工艺映射算法.首先利用贪心策略实现FPGA多单元的映射,即优先使用性能好的专用功能单元;然后利用标记锥实现子网表之间的区域重组,打破专用功能单元和查找表之间的层次边界,减小了映射结果的面积和延迟开销.实验结果表明,与公认的ABC中的工艺映射算法相比,该算法能平均减少逻辑单元面积12.2%,减少电路关键路径延时2.5%.

SIP:考虑银行客户的专业化

介绍了有关SIP银行企业发展特点的信息C该企业目前设在巴黎（工作人员30人）和索菲亚一安蒂波麦斯（科研工作人员70人）。介绍了有关SIP从成立之日到1996年营业额迅速扩展的数据。初期，SIP的领导主要是解决银行所需人员和设备的配备问题。但是，目前必须以有效的公务服务来吸引客户的有关观念转变的问题已经酝酿成熟了、因此，产生了建立客户专用单元的构想。这种专用单元可向客户提供可用多媒体技术表示的信息（PM～Plate－fiNllseMulth历山aboen①sc州mc汁ents）。这种新构成的目的在于建立以专用软件为基础的、在远距状态下为客户服务的虚拟库。指出了企业成长缓慢的有关困难。