专用指令分组密码微处理器体系结构研究

本文以分组密码算法为研究对象,结合微处理器体系结构的特点,研究能够高效灵活实现多种分组密码算法的处理器体系结构。论文通过分析现有分组密码算法结构特点,从实现方式的灵活性和高性能角度出发,提出了一种基于专用指令集的分组密码微处理器的设计思路,并给出了分组密码微处理器的运算单元设计方案及整体系统架构。

基于Benes网络结构的比特置换在处理器中的实现

比特置换操作在对称密码算法中使用频率非常高,它所采用的非线性变换能够实现高安全性。但现有的可编程处理器对单个比特的操作并不直接支持。就此问题,研究了比特置换操作在处理器上的高效灵活实现方法,提出了一种基于Benes网络结构的硬件可实现的比特置换结构及其在不同指令集上的应用,并在FPGA上进行了验证。