适用于编译器的高速SRAM阵列及外围设计

SRAM编译器一般需要配置具有各种字宽、各种容量的SRAM。针对这种需求,SRAM阵列和外围电路需要设计成具有可配置性、可复用性的结构。使用0.525μm2的6管存储单元,采用阵列划分、两级译码和具有本地时序的灵敏放大器,实现了适用于编译器的高速SRAM设计。基于SMIC 65nm CMOS工艺,对512kb的SRAM进行流片验证。测试结果表明,该SRAM在1.2V工作电压下可实现1.06ns的高速访问时间。