多码率串并Viterbi译码器优化设计

为了降低Viterbi译码器的硬件复杂度,对其结构特点进行了研究。通过分析卷积码的特点,对支路度量单元进行了优化,使每次所计算的支路度量值从16个减少到4个。使用灵活快速的回溯算法实现了回溯参数可配置;用同一个硬件结构实现了对CCSDS标准中的多码率删余卷积码的译码。优化结构与传统串并结构相比,译码速度相同,硬件资源可节省60%;与传统串行结构相比,硬件资源基本相同,译码速度达到了串行结构的8倍。

利用串－并m－序列产生随机脉位序列

和一般ｍ序列相比，串－并ｍ－序列能够带来序列循环性能的改善。该文介绍了一种利用串－并ｍ－序列来实现随机脉位序列的新方法。详细阐述了串－并ｍ－序列原理，并给出利用串－并ｍ－序列产生随机脉位序列的电路实现方案。

SAD0820高速8位A／D转换器的设计与分析

ＳＡＤ０８２０高速８位Ａ／Ｄ转换器是一种具有跟踪／保持功能的８位高速微机兼容Ａ／Ｄ转换器，其转换时间为１．５ｕｓ，功耗为７５ｍＷ，用串并结构来实现Ａ／Ｄ转换器的高速。每４位ＡＤＣ分别由１５个比较器构成；单一电源工作，采用双层多晶硅ｐ阱ＣＭＯＳ工艺制作。

宽带雷达干扰的DRFM高速采样技术研究

宽带雷达干扰系统对A/D器件提出了较高的要求,针对A/D器件在高采样率条件下分辨率不足的问题,提出了一种基于“多通道+串并流水线”的高速采样技术。该技术利用开关滤波器组将宽带雷达信号在频域分成多路信号,对每一路信号进行串并转换处理,使A/D转换器在低速率条件下允许使用更多的位数,从而降低干扰信号虚假分量以及存储器钟控信号的速率,可以有效提高宽带雷达的干扰效能。