美国国家半导体推出最低抖动的串行/解串器芯片组

美国国家半导体公司日前推出的一款全新串行，解串器芯片组包括35ps的业界最低峰峰值输出抖动、0．9UI的最低输入抖动容限、以及10^（-15）的误码率（BER）。该款串行，解串器芯片组数据串行速度可高达3．125Gbps．适用于工业及医疗用成像系统、通信系统基建设备、商用显示器．测试和测量等系统。

美国国家半导体推出业界首款高清串行/解串器

适用于汽车信息娱乐系统并具备内容保护功能美国国家半导体（NS）宣布推出业界首款具备高带宽数字内容保护（HDCP）功能,适用于汽车信息娱乐系统的串行/解串器芯片组。该FPD-LinkIII芯片组可在车内传送已加密的视频和音频内容，如播放分辨率高达720p的蓝光影片．让乘客在车中仿若置身家庭影院。

美国国家半导体推出业界首款3G-SDI双通道串行/解串器

美国国家半导体（National Semiconductor）宣布推出业界首款可支持三速（3G／高清晰度／标准清晰度）的串行数字接口（SDI）双通道串行／解串收发器。该款型号为LMH4345的串行／解串收发器不但抖动表现优于同类产品，而且还内置两条信号收发通道。工程师只要采用此芯片，便可缩小多通道广播视频设备的电路板面积，降低系统成本和功耗。

SCAN25100 CPRI：串行/解串器

美国国家半导体推出可支持下一代基站结构的2457．6Mbps、1228．8Mbps及614．4Mbps SCAN25100 CPRI串行／）辑串器，除内置准确的延迟校准电路及独立的发送和接收系统锁相环路外，还具备先进的高速混合信号和时钟管理及信号调节等功能。SCAN25100芯片还内置可设定的串行发射去加重及接收均衡电路，其抖动及电压方面的表现都超出CPRI有关高电压和低电压操作时的标准规定。

DS90UB901Q与DS90UB902Q:车用级串行/解串器芯片组

美国国家半导体公司宣布推出一系列全新FPD-LinkⅢ车用级串行/解串器芯片组DS90UB901Q与DS90UB902Q,这是可为辅助驾驶系统摄像机提供一条实时双向控制通道的串行/解串器。

FIN324C：串行/解串器

飞兆半导体推出其第二代FIN324C μSerDes-uLP（超低功耗）系列器件。

美国国家半导体推出首款3G—SDI双通道串行／解串器

美国国家半导体公司宣布推出可支持三速（3G／高清晰度，标准清晰度）的串行数字接口（SDI）双通道串行，解串收发器。该款型号为LMH4345的串行，解串收发器不但抖动表现优于同类产品．而且还内置两条信号收发通道。设计工程师只要采用此芯片，

SCAN921025H／921226H：LVDS串行／解串器芯片组

美国国家半导体公司推出两款全新的高速模拟接口芯片，串行器SCAN921025H，解串器SCAN921226H。这款器件可以输出10位数字数据，而且可以利用底板或电缆的点至点差分互连线路将数据传送出去，操作频率甚至可达20至80MHz。此外，这款串行／解串器芯片组可以在125℃的恶劣应用环境中操作。

3G-SDI双通道串行／解串器

LMH4345串行／解串收发器的输出对准抖动仪30ps，最低输入抖动容限高达0．6UI。以其中内置的发送器为例，其输出抖动极低，远远超过SMPTE424M抖动标准，而内置的接收器则有极高的输入抖动容限，确保解串器顺利接收带有噪声的输入视频流。

低抖动的串行／解串器芯片组

DS32ELX0421串行器及DS32ELX0124解串器可实现35ps的低峰峰值输出抖动、0．9UI的低输入抖动容限、以及10^（-15）的误码率（BER）。其数据串行速度可高达3．125Gb／s，适用于工业及医疗用成像系统、通信系统基建设备、商用显示器，测试和测量等系统。

具备高带宽数字内容保护（HDGP）功能的串行／解串器芯片组

FPD-Link III串行／解串器芯片组由DS90UH925Q串行器和HDS90UH926Q解串器组成。两款芯片均可通过一条双绞线电缆同时传送数字视频、音频和双向I^2C控制信号，而采用的接口技术符合Digital Content Protection（DCP）LLC制定的高带宽数字内容保护（HDCP）接口协议的有关规定。

FPD-Link Ⅲ：串行／解串器

美国国家半导体宣布推出一系列全新FPD—Link Ⅲ车用级串行／解串器芯片组，可为辅助驾驶系统摄像机提供一条实时双向控制通道的串行／解串器。

CPRI串行/解串器支持下一代基站结构

若要通过无线宽带网络传送内容丰富的视频信号，网络运营商必须大幅提高带宽及网络的覆盖范围，而另一方面又要降低以每一兆比特的传输成本。据了解，目前最新的调制及编码技术已接近其理论上的容量极限，因此从频率及速度这两个领域看，可供带宽进一步扩大的空间极为有限。

美国国家半导体推出首款CPRI串行／解串器，光纤延迟校准准确度可达800ps

美国国家半导体公司（National Semiconductor Coporation）宣布推出一款可支持下一代基站结构的串行／解串器。

基于倒装芯片焊球阵列封装的高速串行器/解串器接口的信号完整性分析与优化

串行器/解串器接口是一种高速率的串行数字接口。高度定制化的串行器/解串器接口的通道数据速率可达到28吉比特每秒或更高。在本文中,研究了用于高速网络数据传输应用的28吉比特每秒串行器/解串器接口倒装芯片封装设计对信号传输质量的影响。使用Cadence的3D-EM电磁场仿真工具来实现多层倒装芯片封装基板的信号完整性分析与设计优化,以获得最佳的插入和回波损耗。另外,本文还研究了在芯片封装级别影响串行器/解串器接口信号传输性能的因素以及控制信号传输质量的方法。

高速PCB设计中GHz串行信号的完整性分析与仿真

文章针对信号频率超过GHz的高速串行信号带来的新的信号完整性问题,如:趋肤效应、介质损耗、码间串扰等进行了详细的分析;研究了这些信号完整性问题对于SI仿真的影响;给出解决GHz信号完整性问题的方案,并验证了方案的有效性。

推动串行互连革命

串行互连构成现代通信系统的关键基础,因此串行器/解串器(SerDes)的选择可以对系统成本和性能产生很大的影响.尽管传统的基于数据通信的SerDes是为迎合面向字节(byte-oriented)、基于数据包(packet-based)的总线而设计,但许多电信应用使用其他总线格式.这使得将SerDes技术设计到这些系统中变得很困难.本文概述了SerDes的体系结构,并且显示说明某一个体系结构如何特别适用于电信信号处理系统.