安捷伦宣布推出高速串行互连测量与分析同一平台综合解决方案

安捷伦科技公司宣布推出适用于Agilent E5071C ENA网络分析仪的时域反射（TDR）应用软件选件。E5071C与TDR应用软件相结合,能够提供适用于高速串行互连分析的最佳综合解决方案。

安捷伦科技推出用于研发、质量保证和制造测试的增强型高速串行互连分析软件

2011年9月5日，北京——安捷伦科技公司（NYSE：A）日前宣布推出最新版的ENA选件TDR应用软件——版本A．01．50。增强型软件可满足研发、质量保证和制造测试中最新的高速数字标准的要求。随着比特率的提高，各种标准将不断演进，常常需要执行新测量。行业内对元器件进行更彻底的测评并在实际工作条件下进行测评的需求不断增长。

安捷伦宣布推出高速串行互连测量与分析同一平台综合解决方案

安捷伦科技公司宣布推出适用于Agilent E5071C ENA网络分析仪的时域反射（TDR）应用软件选件。E5071C与TDR应用软件相结合,能够提供适用于高速串行互连分析的最佳综合解决方案。包括TDR选件的E5071C具有三大创新特性：简单、直观的操作;快速、精确的测量;更低的拥有成本。这款综合解决方案专为从事信号完整性测试的工程师而设计,用于在研发、质量保证和制造过程中进行高效的设计和验证。

高速行业标准串行互连的评估

一个行业标准交换结构互连应该具备什么样的性能呢？理想的情况是，该技术应该可以支持超过系统中包括协议开销的所有线卡的合计带宽．并应具有在所有构成系统的不同个体中传输控制和数据信息的能力。此外．还要具有最小的延时和抖动。

安捷伦宣布推出高速串行互连测量与分析同一平台综合解决方案

2010年3月1日,在北京安捷伦科技公司宣布推出适用于Agilent E5071C ENA网络分析仪的时域反射（TDR）应用软件选件。E5071C与TDR应用软件相结合,能够提供适用于高速串行互连分析的最佳综合解决方案。包括TDR选件的E5071C具有三大创新特性：简单、直观的操作；

推动串行互连革命

串行互连构成现代通信系统的关键基础,因此串行器/解串器(SerDes)的选择可以对系统成本和性能产生很大的影响.尽管传统的基于数据通信的SerDes是为迎合面向字节(byte-oriented)、基于数据包(packet-based)的总线而设计,但许多电信应用使用其他总线格式.这使得将SerDes技术设计到这些系统中变得很困难.本文概述了SerDes的体系结构,并且显示说明某一个体系结构如何特别适用于电信信号处理系统.

高速串行互连系统速率提升的方法研究与实现

本文从实际应用出发分析了高速互连系统中信号损耗的原因,进行了高速电路系统互连和封装结构和半导体单元电路通过接口构成的整体系统的特性分析,并通过计算高速链路损耗提出了一种速率提升的方法,从而在最小的改动下实现高带宽要求。本文着重分析了传输介质以及连接器在高速互连系统中的影响,通过对比给出了解决方案,并已在实际工程应用中得以验证。

用SiGe和SAW技术实现高速串行互连结构的超精确计时

高速时的带宽限制导致了新的变化,PC板开始采用高速串行连接作为芯片间的连接,而该技术原先主要限于在板间进行数据传输.像支持板级串行交换开关结构及最大数据流达3.125Gbps的PCI-Express和RapidIO等互连技术的发展证实了这种情况.Xilinx、Altera和Lattice推出的新一代FPGA均支持上述趋势,集成了SERDES(串行器/解串器),能够实现高达3.125 Gbps的信号发送速率.

Chiplet技术:拓展芯片设计的新边界

芯粒(Chiplet)是一种将多个小型芯片集成为一个完整的系统芯片的技术,旨在实现芯片的重用、异构集成、性能提升和成本降低等目标。该技术的发展重点主要包括异构集成、新型互连和新型封装。其中,接口互连是Chiplet技术的关键。接口互连包括物理层接口和数据传输协议,接口和协议的设计需要考虑工艺技术、封装技术、功耗限制和上层应用程序的要求等,串行互连和并行互连是芯片到芯片实体层接口的两种选择。此外,对于不同的传播介质,应运而生出一些新型的互连技术,如光互连和无线互连,它们可以提供更高的带宽、更低的功耗和更灵活的互连拓扑。未来,Chiplet技术有望为电子领域带来重大的突破和发展,促使更加高效、灵活和富有创新性的芯片设计和制造。

RocketIO的高速串行通道设计与验证

介绍Xilinx公司的Virtex4FX系列FPGA中用于解决高速串行互连问题的RocketIO模块的基本工作原理[1],并通过开发板验证了该模块在高速数据传输中的可靠性。实验结果表明:该模块的数据传输速率达到3Gb/s,数据传输的误码率在10-10数量级,传输距离达100cm,可以满足大量数据的实时传输的需要,具有很好的工程应用前景。

中标麒麟下基于PCIe总线的时统板驱动实现

时统板作为保证时间同步的板卡在装备系统上有着重要的应用,具有高精度、小型化特点。外设部件互连高速串行标准(PCIe)总线有效提高了数据传输的速率和质量,因此基于PCIe总线的时统板能保证时间同步的可靠性。在中标麒麟操作系统下实现PCIe时统板驱动,设计了使用时统板定时给本地时间校时的服务。通过对比直接读取时统板时间与读取被时统板定时校准的本地时间的误差,说明了所设计的时统板驱动稳定和有效;同时,拓展了时统板应用。

RapidIO技术在高速信号处理系统中的应用

RapidIO具有传输速度高、可靠性强、灵活性好、实现复杂度低的优点,可广泛应用于高速、海量数据传输等应用中。针对FMCW SAR系统实时性要求高、数据量大、传输率高的需求,提出了基于Ra-pidIO的信号处理系统数据传输方案。该方案以TI的高性能多核DSP TMS320C6678和Xilinx的Virtex6系列FPGA为RapidIO的互连设备实现高速数据传输,设备之间采用四路单通道的数据传输方式。测试结果表明,数据传输速度接近理论极限速度。在实际工作状态下能够满足FMCW SAR信号处理系统的数据传输要求。

不同光纤收发器间(QSFP与GTH)通信研究与实现

本文介绍了Xilinx Virtex-6 HXT系列FPGA内嵌光收发器GTH与Tyco Electronics光收发器QSFP,实现了光纤数据的高速传输。

下一代PCI Express数据率锁定5Gbps，规范05年完成

PCI特别兴趣组(SIG)最近投票决定了将5Gbps作为下一代PCI Express的数据率，在小断成长的接口规范阵列中义新增了一种数千兆位物理层串行互连规范。

OptobusⅠ多通道光学数据链路在高性能通信系统中的应用

目前可以使用的主要互连方法是并行铜线互连和串行铜线或光 纤互连。与串行互连相比,并行互连具有较高的带宽,但有许多问题限制它在高速应用中的普遍应用。尽管可以用差分技术使噪声减少一些,但噪声只是问题之一。高性能铜线互连的体积和重量也令人不便使用,因为千兆比带宽要求厚而单独屏蔽的电缆。但是,主要的限制是时滞。要减少电缆之间的时滞是非常困难的。在25米以上其时滞为4～5ns的带接头的屏蔽电缆价格非常昂贵。

IDT低功耗PCI Express交换产品应对I/O连接挑战

虽然并行总线已由32位PCI发展到64位PCI—X，但视频、语音及数据等吞吐密集型应用需要更具挑战的性能。因此，行业正向串行互连转变，根据PCI与PCI-X标准制定的基于点对点结构的PCI Express（PCIe）串行总线应运而生。它基于一流的PCI架构，具有高带宽、点对点互连、低引脚数量、低功耗等特点，支持多种互连宽度及电源管理、热插拔与服务质量等多种先进功能。