基于位串行分布式算法和FPGA实现FIR电路的研究

本文提出了一种采用现场可编程门阵列器件FPGA实现FIR数字滤波器硬件电路的方案 ,该方案基于只读存储器ROM查找表的位串行分布式算法。并以一个十六阶低通FIR数字滤波器电路的实现为例说明了设计过程 ,所设计电路通过了软件验证和硬件仿真 ,结果表明电路工作正确可靠 ,满足设计要求。

基于FPGA的IIR低通数字滤波器的实现

提出了一种采用现场可编程门阵列器件FPGA实现定点IIR低通数字滤波器的方案,该方案采用只读存储器ROM查找表的位串行分布式算法,极大地减少硬件电路的规模,提高了电路的执行速度。以一个四阶IIR低通数字滤波器电路的实现为例,说明了设计过程,对所设计的电路进行了验证。结果表明,电路工作正确可靠,满足了设计要求。

一种200MHz处理速度的FIR滤波器设计

本文通过对串行分布式算法和并行分布式算法作对比研究,分析了基于并行分布式算法的FIR滤波器速度上的优势,设计出一种新颖的高速并行分布式算法结构,并根据该算法结构实现了一种满足处理速度200MHz,12位31阶FIR数字低通滤波器。