8位LVDS串行器的设计研究

这篇论文主要分析了用于高速数据传输的LVDS技术以及该技术常用的一个接口电路-串行器。它主要包括一个LVDS驱动器、并串转换器、以及产生多相时钟的锁相环电路。本文重点介绍了一种能够实现高速转换的并串转换器,这个串行器的数据转换速率达到了250Mbyte/s,并且其传输速度达到了2Gbps。

基于倒装芯片焊球阵列封装的高速串行器/解串器接口的信号完整性分析与优化

串行器/解串器接口是一种高速率的串行数字接口。高度定制化的串行器/解串器接口的通道数据速率可达到28吉比特每秒或更高。在本文中,研究了用于高速网络数据传输应用的28吉比特每秒串行器/解串器接口倒装芯片封装设计对信号传输质量的影响。使用Cadence的3D-EM电磁场仿真工具来实现多层倒装芯片封装基板的信号完整性分析与设计优化,以获得最佳的插入和回波损耗。另外,本文还研究了在芯片封装级别影响串行器/解串器接口信号传输性能的因素以及控制信号传输质量的方法。

多速率、时钟和数据恢复串行器／解串器

多速率、CDR串行器／解串器（SerDes）MAX3886的数据速率高达2．488Gb／S。MAX3886在单个高度集成的器件中包含了3个IC的功能（时钟和数据恢复、串行器和解串器），可显著降低光纤入户市场中无源光网络（PON）设备制造商的成本和功耗。该器件适合用于Verizon FiOS等FTTH装置中的光网络终端。

串行干扰抵消器性能分析

结合工程实际,系统、全面地考虑了可能影响串行干扰抵消器性能的各个因素。对基于信号重构的串行干扰抵消器的性能进行了理论分析,得到了干扰抑制比与干扰信号载波相位估计方差、幅度估计方差、信道估计方差、定时估计方差以及误码率的关系表达式。结论可作为设计串行干扰抵消器时选择具体的参数估计算法及进行算法参数设计的理论依据。

基于通用异步收发器的高速SerDes测试

提出了一种基于通用异步收发器(UART)的高速串行解串器(SerDes)的调试方法。由于SerDes在封装过程中管脚数量有限,难以把物理层(PHY)的测试点全部引出作为测试芯片的管脚。为了解决此问题,引入了UART模块作为PHY与外界通信的转换模块。针对待测的SerDes IP制定测试方案,此方案将UART等模块与待测IP级联,并通过UART模块将SerDes调试所需的配置参数传输到PHY的控制寄存器,从而在控制寄存器的控制下完成对PHY内部寄存器的读写操作。在1.25 Gbit/s、20 bit的工作模式下,完成对SerDes误码率的测试,实现了对SerDes芯片参数的动态调试,大大减少了测试复杂度和测试时间。

线性串行模乘器的设计

为了减少大数模幂乘的运算量采用了 Montgomery算法。在分析算法的同时指出算法的不足之处 ,并对算法做出相应的改进。改进后的算法将模幂乘运算分解成普通乘法运算和模减运算 ,降低了算法的复杂性 ,使算法更加适合大数模幂乘运算。根据改进后的算法设计了线性串行模乘器的脉动阵列结构 。

AVR系列单片机及万用串行下载开发实验器

AVR系列单片机是ATMEL公司推出的具有精简指令RISC结构、多累加器型(32个通用工作寄存器)、预取指令、快速单周期指令等特色的新型嵌入式单片机,它处理数据速度极快,因为它的8MHz相当于80C51在244MHz下的工作速度。该机内部有10位A/D、PWM(D/A),也有I/O比较作A/D输入用。它内带看门狗、片内振荡器,具有省电模式(典型功耗WDT关闭时为100nA)等功能。片内FLASH及EEPROM存储器的设计,令该系统单片机更易串行下载、升级。众多功能,使AVR被广泛地应用在通讯、工控、医疗、家电、军工等领域。

安捷伦完成对其PCI Express串行解串器内核的验证工作

安捷伦科技公司日前宣布完成了其对采用硅芯片制成的高性能PCI Express串行解串器(SerDes)内核的验证工作。PCI Express是一种符合行业标准的高性能I／O互连规范，其性能是上一代PCI—X互连的两倍。安捷伦新推出的PCI Express SerDes内核已针对存储和网络交换芯片及PC核心逻辑芯片组的应用进行了优化。

多用户检测的串行干扰抵消器算法

CDMA由于其独特的性能成为第三代移动通信中标准多址方式 ,传统的CDMA信号解调方法是求信号与本用户PN码的相关运算 ,而此时其它用户的CD MA信号就成为干扰信号。本文提出了一种串行干扰相减式抵消器法 ,实验表明 ,这种方法在对功率不相等的多用户进行信号检测时性能优于传统方法。

高速PCB设计中GHz串行信号的完整性分析与仿真

文章针对信号频率超过GHz的高速串行信号带来的新的信号完整性问题,如:趋肤效应、介质损耗、码间串扰等进行了详细的分析;研究了这些信号完整性问题对于SI仿真的影响;给出解决GHz信号完整性问题的方案,并验证了方案的有效性。

机载高速电子存储器的研究和设计

随着航空电子技术的发展,大容量存储组件成为航空设备中必不可少的部分,固态存储器成为多种存储技术中的首选。本文将NAND闪存应用于航空存储组件的设计,对设计中的若干关键问题进行了探讨,通过采用高速串行通信技术,既可以提高存储组件的接口速率,又可以简化系统设计。同时在方案讨论的基础上论述了一个高速闪存存储组件的实现。

用于12.5Gbit/s SerDes系统锁相环倍频器设计

采用0.18μm CMOS工艺设计了一款6.25 GHz锁相环倍频器,该倍频器适用于12.5 Gbit/s半速率复接的串行器/解串器(SerDes)发射系统。该锁相环倍频器不仅为SerDes发射系统提供6.25 GHz的时钟,也为系统提供1.25 GHz占空比1∶4的时钟。设计中鉴频鉴相器采用真单相时钟(TSPC)触发器,电荷泵采用电流舵结构,压控振荡器采用三级双延时环路结构,20分频器中的高速五分频采用源极耦合场效应晶体管逻辑(SCFL)触发器、低速四分频采用TSPC触发器。电路芯片面积为0.492 mm×0.668 mm。测试结果显示,锁相环的锁定范围为4.78～6.6 GHz,在1.8 V电源电压下核心电路的功耗为67.5 mW。当锁相环工作在6.25 GHz时,10 MHz频偏处相位噪声为-98.5 dBc/Hz,峰峰抖动为15 ps,均方根(RMS)抖动为3.5 ps。

带有视频图像处理功能的一体化LED显示屏控制器

带有视频图像处理功能的一体化LED显示屏控制器,它打破了传统的LED显示屏控制器配搭昂贵的视频处理器这种分离的应用模式,将专业级视频处理器芯片直接嵌入LED显示屏发送器中,以低成本方式实现了高清视频处理和音/视频播放两者的合成,显著提升了LED显示屏控制系统的显示质量、效果、功能和可靠性。

移动式存储器的原理与应用

移动式存储器以其具有接口方便、低功耗、大容量等特点适合用于嵌入式操作系统,介绍了它的结构特点,工作原理,并对其开发过程进行了简要论述。

一种新型复式组合解码器/编码器原理及其系统应用

本文介绍一款适合我国国情的专利产品,它是以DVB-ASI接口的MPEG-2解码器与编码器复式组合应用的多功能工程专用机,广泛应用于DVB-C、DVB-S和数字电视地面广播新国标的前端发送平台,以及以SDH为远程传送的传输平台,并为AVS第二代信源编码国标的普及预留了充分的应用空间。它的主要特点是技术指标高,应用灵活,系统简化,经济适用,将为投资捉襟见肘的广电数字电视基本建设提供一条高效率、低成本的可行方案。

推动串行互连革命

串行互连构成现代通信系统的关键基础,因此串行器/解串器(SerDes)的选择可以对系统成本和性能产生很大的影响.尽管传统的基于数据通信的SerDes是为迎合面向字节(byte-oriented)、基于数据包(packet-based)的总线而设计,但许多电信应用使用其他总线格式.这使得将SerDes技术设计到这些系统中变得很困难.本文概述了SerDes的体系结构,并且显示说明某一个体系结构如何特别适用于电信信号处理系统.

具有预加重作用的10 Gbps发送端设计

针对10 Gbps高速SerDes发送端信号完整性问题,对关键模块进行优化设计,包括高速串行器、前馈均衡电路(FFE)、电流数模转换器(IDAC)控制电路等。为降低时钟性能的要求,对传统电流模逻辑(CML)串行器进行改进,通过调整时钟占空比的方法,设计四分之一速率的串行器,并依次更替控制输入数据的等相位差时钟,可以得到FFE所需的多路延迟数据。为了均衡由于信道的各种非理想因素产生的信号频率上的衰减,采用IDAC控制抽头系数的三抽头前馈均衡器对线路衰减进行均衡,提出使用MATLAB对信道衰减进行建模,并以此来设计滤波器的方法,快速简便确定抽头系数,将抽头系数映射到IDAC的不同控制位从而获得针对不同信道衰减的FFE。最终,设计基于TSMC 28nm CMOS工艺实现。仿真结果显示数据传输达10 Gbps时高速串行器逻辑正常,数据眼图良好,输出抖动在0.09 UI,满足高速背板通信电路的标准。

基于AT89C51单片机的RS232串行数据截取技术

在没有产品技术资料的情况下要获取控制信息,串行数据的截取成为关键。针对RS232串行数据截取技术相关设备稀缺,提出了新颖的数据截取方法,以AT89C51单片机为核心,仅用较少外围辅助电路就可实现。结构简单,性能可靠,截取准确度高。

一种复式组合的DVB-ASI解码器/编码器原理及应用(一)

本文介绍了一项专利产品,它是在DVB-ASI接口的MPEG解码器与编码器间实现多模式的复式组合,在DVB-S、DVB- C和T-MMB数字电视地面广播新国标的前端发送平台,以及以SDH为远程传送的传输平台上得到广泛应用,并为第二代信源编码AVS国标的普及预留广阔发展空间,它将为数字电视和数字媒体的基本建设提供一条高效率,低成本的可行方案。

基于忆阻器的混沌系统原理及应用

本文在蝴蝶效应理论中引出的混沌系统的基础上,提出了一种串行忆阻器的混沌系统,通过建立混沌系统的电路图,给出电路的关系式,再通过仿真器去模拟基于此电路的混沌系统。在密码学的发展过程中,密码变得越发复杂,解密技术也愈加发达,信息的保密性开始受到威胁,在此基础之上,将混沌的复杂性与无法预测性结合在密码的组合中,使得密码变得更加多变复杂,本文中也展现了基于此混沌系统的图像的加密和解密。实验结果表明,串行忆阻器系统的电路可以产生混沌,并且混沌系统能对图片进行较好的保密。