全串行结构的单片机控制无线传输系统

无线传输系统在指挥车上遥控运动靶车,实现远距离遥控靶车的启动、往返、停止,同时可遥控靶车在一定的范围内进行变速运行,靶车与指挥车之间的通信通过无线数传模块实现。文章给出用全串行结构的单片机控制系统实现的无线传输系统的接口电路和软件编程方法。实际应用表明这个系统的设计是成功的,收到了预期的效果。

基于FPGA的串行结构递归神经网络LS-SVM实现

使用FPGA实现递归神经网络的LS-SVM串行计算结构,能有效降低并行计算结构对嵌入式系统硬件资源的消耗。该结构具有串行计算、并行传输的特点。采用verilog HDL来实现该结构,可以在编译阶段设置处理数据的字长,具有较强的灵活性。利用Altera Cyclone III系列FPGA完成LS-SVM训练的仿真实验。结果表明,该硬件实现方法很好地完成LS-SVM的分类训练,与现有的LS-SVM matlab软件包相比,达到相似分类准确率的情况下,具有更快的训练速度。

像一条标准线——信号传输的串行结构使背连线板成为比赛跑道

“广为流传的串行传输技术和基础设施虽说不可能一夜之间被突然取代,但是背连线板今后仅仅面向串行传输”,国际标准化机构成员以及总线结构和工业网络顾问Hermann Strass先生曾断言。PICMG(CompactPCI)和VITA(VME总线)为由它们标准化了的传输技术准备了解决方案,或者说将它们标准化了。在GHz范围内的处理速度以及高速数据传输速率,要求从机械方面到热管理一直到供电方面做系统的改动。

串行多点总线结构在主从测控系统中的应用

本文介绍了采用 RS- 42 2 A串行接口标准构成的多点总线结构在主从式测控系统中的应用 ,重点介绍了使用差动发送和差动接收实现主从式测控系统的设计思想。

串行迭代结构在RS解码器设计中的应用

RS码解码算法中存在着大量的多项式间的运算。本文通过对这些运算进行相应的变换,将其转换成迭代的形式,并提出一种串行迭代结构来完成对变换后的表达式的实现。经FPGA验证表明,应用串行迭代结构实现的RS解码器减少了所需硬件资源,并获得了很好的纠错性能。

串行总线结构主从式测控系统软件的设计实现

本文针对测控领域应用较多的RS-232、RS-485串行总线结构主从式测控系统,结合开发实例,讨论在Windows环境下根据不同的实时性要求设计测控系统应用软件的方法。

工业实时主─从式串行总线结构网络系统通信的讨论

在工业实时主从式多机串行总线结构系统中，数据文件传输，传输过程中数据流的控制及时间片的调节等是系统运行过程中需要解决的问题，本文从实际应用的角度进行了讨论并提出了解决方法．

24C系列串行E^2PROM在8031系统中的应用

本文讨论了２４Ｃ系列串行Ｅ２ＰＲＯＭ芯片的特点，给出了在８０３１应用系统中直接使用此类芯片的软、硬件方法并提供了实用程序清单。

一种适用于严重衰减串行链路的3.3 Gbit/s模拟均衡器

介绍了一种用于严重损耗串行链路的连续时间线性均衡器(CTLE)。为了解决传统均衡器存在的过均衡和欠均衡问题,提出了一种低频增益线性可调的改进结构,实现了对不同衰减信道的增益补偿。该结构主要包括均衡滤波模块和直流失调消除模块。均衡滤波模块采用均衡单元串联的结构,提高了对信号高频成分的补偿能力。直流失调消除模块用来消除芯片制造过程中因失配而产生的直流偏移。电路采用TSMC 0.18μm CMOS工艺设计,总面积为1.2 mm×0.65 mm。测试结果表明,当速率为3.3 Gbit/s的数据通过损耗为18.8 dB的信道时,均衡器工作正常。在1.8 V的供电电压下,芯片整体功耗为124.2 mW。

正态分布随机Petri网的串并行结构化简

基于正态分布随机Petri网的串行和并行两种基本结构的化简开展研究,推导出在正态分布广义随机Petri网中化简串行模型的等价理论公式,即合成执行时间为各个变迁的执行时间之和,仍服从正态分布,并且合成均值等于所有变迁执行时间的均值之和,合成标准偏差等于所有变迁执行时间标准偏差的方和根。还提出了并行模型的模拟仿真计算方法,分析了两个并行变迁独立不同分布时的情况,并给出了近似估算公式,在公式中,均值较大的变迁权重较大。

耗能结构抗震优化设计

在结构能量分析的基础上,综合考虑层间位移、加速度及阻尼耗能比等抗震指标,分别采用串行优化和一体化优化方法对建筑结构自身构件尺寸及黏滞阻尼器布置和参数进行了同步优化设计研究。结果表明:通过设置黏滞阻尼器来提高建筑结构抗震性能效果十分明显,引入能量指标可以减小设计结果对地震动的敏感性;两种优化方法对阻尼器和结构优化均能取得好的效果,一体化优化效果整体优于串行优化。

总线控制器数据结构设计

依据ＢＧ数据结构的设计要求，指出传统数据结构面临的问题，提出了一个新型的ＢＣ数据结构──首针表结构的设计方法，具体描述了这种结构的实现过程。

数字存贮──一个老的体系结构支持视频存贮

这篇文章描述了SSA（串行存贮结构），一种灵活的来自SCSI（小型计算机存贮接口）并超过它的高速数据存贮标准，其特别适合用于数字视频。SSA是一开放的标准，这是Xyratex作出的一个重要贡献。Xyratex是磁盘存贮系统的主要供应商，它积极地寻求合作伙伴应用这种技术去解决广播和制作中的问题。

Slimline串行ATA连接器

在紧凑储存应用中，对更高带宽的电子数据传输的需求，影响了串行总线结构的发展，它要求更小的产品总体积设计。

基于FPGA的镜像阈值层叠滤波器实现方法

镜像阈值层叠滤波器克服了传统阈值层叠滤波器在频率响应上的局限性,增强了滤波器的频率选择能力。本文采用位串行结构(bit-serial)和半位元组串行结构(nibble-serial)在FPGA上实现镜像阈值层叠滤波器。对于数据宽度为k的图像数据,位串行结构通过一个二进制处理单元的k次循环就可实现滤波,并且k是可变的。半位元组串行结构是串行处理和并行处理的折衷形式,通过将数据字长分组来缩短滤波时间。最后给出两种实现结构的系统设计方案及仿真结果,并比较二者在滤波速度与占用面积上的差别。

FIR数字滤波器的FPGA实现研究

为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能,在Xilinx ISE10.1开发平台中,采用Verilog HDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构,并在ModelSim仿真验证平台中仿真了实现设计。结果表明,改进串行结构的实现消耗资源少但滤波速度慢,并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少。

基于SOPC的交错APFC变换器设计

针对基于串行结构控制器(如MCU、DSP)设计的交错有源功率因素校正(APFC)变换器存在运行速度慢、动态特性差的问题,提出了一种基于SOPC技术控制的交错APFC变换器架构。该架构采用并行结构FPGA作为开发平台,以NiosⅡ软核处理器为核心,运行速度快,提升了系统的整体性能。文中设计了系统各模块的IP核,并构建了交错APFC变换器的SOPC系统。800 W的样机实验结果表明:该方案具有功率因素校正效果好、峰值限流能力强、动态响应速度快等优点。

基于多线索的目标跟踪

通过对人眼跟踪机制的研究,提出了一种新的基于多线索的目标跟踪方法。该方法采用串行结构处理多个视觉线索,首先按近邻原则产生若干候选目标,然后使用不同线索按优先级顺序逐次对候选目标进行筛选,得到的唯一候选目标再经过校正以获得更为准确的跟踪结果。该方法最大的特点是跟踪系统对环境和场景的变化有很强的自组织和自适应能力,系统内多个线索在跟踪过程中的竞争与协同使得跟踪具有强大的适应力和生命力。实验结果表明,该方法显著地提高了跟踪的鲁棒性和准确性。