基于信号完整性理论的高速串行信号兼容设计

现代计算机设备为满足更加多样化的使用场景,存在如下设计方式:同一组高速串行总线,对于从设备(DEVICE)而言,需要兼容两种主设备(HOST);对于主设备而言,兼容两种从设备。体现在高速串行总线的设计上即为信号的连接拓扑从点到点变为一点对多点或者多点对一点。后面这种兼容设计,由于引入了额外的印制板走线、焊盘、过孔等结构,极易带来信号完整性问题。依托信号完整性理论,通过合适的兼容设计,可保证高速信号在此类场景下的稳定工作。

基于高速串行总线的CCDL通信研究

交叉通道数据链路(CCDL)是多余度飞控计算机中各个通道的数据交互的重要路径,是保证多余度飞控计算机正常工作的关键部件,它的通信速率、可靠性、误码率等性能将显著影响多余度飞控计算机的性能。本文研究了一种通过高速串行总线的方法,实现三余度飞控计算机的交叉通信。该方法具有通信速率高、误码率低、可靠性高的优势,提供了一种有效、可靠、高速的CCDL实现方案。

运动控制高速实时串行总线研究

现场总线技术引入数控系统成为PC与数字伺服驱动与IO设备数据交换的接口。提出一种运动控制高速实时串行现场总线RTSB。给出了总线型广播方式的拓扑结构,提出了RTSB的工业控制应用的参考模型,给出了RTSB的报文结构及通讯机制,提出了RTSB的主控卡设计原理、用户层接口及RTSB基于Windows平台的驱动程序结构。RTSB实现了由非实时操作系统实现硬实时功能,为实现控制系统的高速、高精度性能奠定了基础。

高速串行总线RapidIO与PCI Express协议分析比较

随着新一代嵌入式系统对数据传输能力要求的提高,高速串行总线有着越来越广泛的应用,RapidIO和PCI Express(亦称PCIe)是常见的选择。通过对这两种协议在整体工作机制及其特点、分层模型、拓扑结构、服务质量等方面的分析比较,为嵌入式系统设计中高速串行总线的选择提供参考。

IEEE 1394高速串行总线及其应用

介绍了IEEE 1394高速串行总线的历史、现状及发展趋势，并通过对其物理层、链路层及传输层的结构的剖析，结合TI公司的低功耗IEEE 1394解决方案对其应用作了进一步的探讨。

高速串行总线与传统航空总线的混合应用研究

嵌入式计算机中高性能处理器的普遍使用,使得处理器间数据通信向大吞吐量趋势迅猛发展。RapidIO通信接口以其高传输速率、低传输延时的特性被广泛地应用于新一代嵌入式计算机的设计中。新一代航空嵌入式计算在追求高性能处理能力的同时,稳定可靠的低速航空总线,如ARINC429总线、1553B总线,依然大量使用。而数据传输过程中,高速串行总线与传统航空总线之间数据匹配问题是设计过程中必须考虑的问题。提出了一种使用FPGA实现高速串行总线与传统航空总线数据传输匹配的方法,与传统使用处理器实现传输数据匹配法相比,该方法具有低转换延时、高可靠性等特点。

基于高速串行总线的可重构信号处理机

介绍了一种基于高速串行总线的机载火控雷达可重构信号处理机的设计与实现,以及高速串行总线的技术优势,分析了机载火控雷达可重构并行信号处理机系统互连的需求,讨论了处理机的系统架构、串行总线协议、串行总线端点和链路管理器的设计实现和总线错误监测及处理方法。该处理机不仅有效解决了数据传输的瓶颈问题,而且实现了数据传输拓扑结构的可重构,提高了信号处理系统的灵活性和可靠性。

基于高速串行总线的分布式RS485串口通信接口设计

工业现场存在大量RS485串口接入设备,然而一般处理器集成的RS485串口个数有限,难以满足实际应用需求。通过研究分析RS485串口的应用需求和变电站辅助设备的结构特点,提出一种基于高速串行总线的分布式RS485串口通信方式,重点讨论了通信协议设计和通信接口设计。采用该方案研制的变电站辅助设备,提高了RS485串口可扩展性,易于升级与维护。现场运行结果表明该方案的有效性和实用性。

高速串行总线RapidIO与PCI Express技术分析比较

传统的分层共享总线已无法满足未来高性能嵌入式系统的I/O性能需求和快速高效的信号处理和数据传输。系统内的不同组件之间的彼此通信的速率已成为制约嵌入式系统性能提高的瓶颈。为了缓解I/O瓶颈问题,I/O技术及体系结构发生重大变革,使新型互联技术不断涌现,如PCI Express,RapidIO等。本文主要对这两种串行总线技术分析比较。

计算机高速通用串行总线接口开发

通用串行总线〔USB〕是一种新型的计算机外围接口标准.它具有即插即用、扩展方便、数据传输率高等特点.但由于USB总线协议复杂,使得USB设备的开发比较困难.本文首先介绍了USB的总体性能及特点,然后对USB总线的系统体系结构、通信模型、机械规范和电气规范以及USB设备结构作了简要介绍,总结了USB设备开发的一般过程,并对目前USB芯片进行了简要介绍.

基于光纤和FPGA的高速串行实时通信总线设计

高速串行的实时通信是CNC控制技术的发展方向和研究热点。本文介绍了自主研发的高速串行实时通信总线,其中重点阐述了总线的硬件架构设计,对总线通信协议和总线驱动程序开发做了简要介绍。并在实际数控系统中检验了总线的有效性。

星载高速串行数据处理系统设计与实现

遥感卫星图像数据量的高速增长,以及遥感卫星搭载的相机不同工作模式下产生的数据差异化处理的需求,为星间数据处理带来了巨大挑战。针对星载Gbit·s-1级高速数据收发及文件缓存等星间数据处理面临的问题,以百兆每秒级星载高速接收缓存系统为切入点,以遥感卫星数据处理的发展为依据,在分析SerDes传输原理的基础上,采用模型仿真和工程验证的方法,制定了高速串行数据链路层传输协议SSLLP(Satellite Serial Link Layer Protocol)和类文件化高速缓存的策略。在硬件设计和软件开发的基础上,最终完成了具备处理入口速率3.2 Gbit·s^(-1)并能以类文件化的方式缓存64个数据文件的星载数据处理单元的工程实现。测试结果表明,基于SSLLP的高速串行数据接收正确,缓存策略有效,系统高效可靠。该设计已在某型号任务中取得在轨验证,为星载高速串行数据处理系统提供了参考。

高速串行RapidIO总线背板信号完整性仿真研究

信号完整性(SI)是高速电路设计面临的一个主要问题。对109 Hz以上高速信号的信号完整性问题从原理上进行了详细分析,并针对损耗、串扰、反射等因素提出了改善信号完整性的方法。在高速串行RapidIO总线背板的设计中,探索出一套利用HyperLynx工具进行仿真分析和设计验证的方法,即利用前仿真工具LineSim对影响信号完整性的主要参数进行评估,形成设计指导数据;利用后仿真工具BoardSim对布线后的高速背板进行验证,从理论上证明了高速串行RapidIO总线背板的设计是可行的。

RapidIO高速串行总线的信号完整性测试

介绍了高速串行总线信号完整性测试的关键概念,主要包括抖动及分离、眼图、误码评估和码间干扰、测试误差控制等,结合实际RapidIO串行系统应用给出了测试结果,并采用抖动谱等方法对相关指标进行了详细分析。

RapidIO高速串行总线的信号完整性仿真

采用最先进的3D电磁场仿真软件对RapidIO高速串行总线进行了板级信号完整性仿真,在前仿真中对关心的设计参数进行了有效评估,形成了可信赖的指导数据;后仿真对实际设计数据进行了验证,修正了不理想的设计参数。仿真手段彻底改变了依靠经验和反复试验的设计方法,成为高速串行传输技术中不可或缺的设计手段。

高速串行总线航天应用研究

考虑到未来星载总线的发展趋势，国外航天机构在高速串行总线方面的研究进展以及SpaceWire总线所具有的晟好特性，本文对SpaceWire高速串行总线技术及基于SpaceWire的星载电子系统集成研究进行简要介绍。

高速串行总线在DSP系统中的开发与研究

介绍了高速串行总线 (USB)在DSP数据采集系统中的应用、研究和开发。根据USB的特点给出了在DSP系统中开发USB设备的一种三层模型、系统开发的流程及如何建立开发环境。具体介绍了应用实例。

信号中继器在高速串行总线设计中的应用

伴随着高速串行总线频率的提高和带宽的增大,随之产生的信号完整性问题也越来越严重。本文通过对信号中继器在高速串行总线设计中的应用的研究,提供了一些高速数字系统信号完整性相关问题的见解,并说明其原因,影响和解决方案。

PCIe高速串行总线技术应用研究

以嵌入式控制平台为应用背景,在分析对比当前主要总线的基础上,对PCI Express总线进行了介绍,开展了该总线应用技术研究。

一种基于FPGA的高速串行通信总线的设计与实现

在列车系统控制领域,各处理单元之间的通信速率和稳定性直接影响了系统的性能。因此,大数据带宽的高可靠性实时通信成了列车控制系统的关键。该文根据ADI公司TS201系列DSP的Link口协议,基于FPGA实现了一种改进的点对点同步高速串行通信总线,在满足高速通信的同时,具有高可靠性的校验和通讯自恢复机制,满足轨道交通领域的特殊应用场合,在列车牵引控制系统中得到了广泛应用。