基于VxWorks的SRIO传输接口和架构设计

基于操作系统的串行高速输入输出(Serial Rapid Input Output,SRIO)传输接口与简洁高效的体系结构,对于发挥SRIO总线的高传输速率和低延迟优点具有重要的意义,有利于提高软件项目的开发效率。因此,通过对SRIO数据传输方式的研究,提出了一种基于VxWorks系统下的SRIO传输接口和体系结构,可提高操作系统层面SRIO传输的实时性、稳定性及大容量数据的处理能力。实践证明:该设计结构简洁合理,性能良好,工作稳定可靠。

使用Sapphire S系列D-3208选件卡来应对高速串行总线的挑战

科利登扩展了产品范围覆盖所有针对多种高速总线测试的数字解决方案。科利登SapphireS系列D-3208数字选件能为各种总线接口测试提供极大的父活性和先进的测试能力，速率可达千兆赫兹，不管是超速转送总线（Hyper Transport），数字虚拟接121（DVI），并行输入／输出（I／O）总线，高清晰度的多媒体接口（HDMI）和基于仪器协议扩展总线（PB Iextension）等高速总线还是周边元件接口加速总线（PCI Express），串行先进技术配置总线（SATA），附属单元接口（XAUI），同步光纤网络接口（Sonet）和完全缓冲双内存模块（FBDIMM）等嵌入时钟串行总线，

凌力尔特推出16位105Msps串行输出ADC

凌力尔特公司推出16位、105 Msps ADC，为高速ADC和FPGA之间的数字通信竖立了一个简单的新基准。LTC2274的新型高速二线式串行接口极大地减少了一个16位ADC和FPGA之间所需的数据输入／输出（I／O）线的数目，从16个CMOS或32个LVDS并行数据线减少至一对传输速率为2．1 Gbps的自定时差分线。

可节省FPGA I/O引脚的16位105Msps串行输出ADC

Linear Technology Corporation推出16位、105Msps新型ADC。该产品的推出为高速ADC和FPGA之间的数字通信竖立了一个简单的新基准。LTC2274的新型高速二线式品行接口极大地减少了一个16位ADC和FPGA之间所需的数据输入，输出（I/O）线的数目（从16个CMOS或32个LVDS并行数据线减少至一对传输速率为2．1Gbps的自定时差分线），从而腾出了宝贵的FPGA引脚。

基于SRapidIO及PCIe协议的雷达多通道数据光纤高速记录系统

针对目前雷达原始零中频数据后期重新分析的需求,实现低成本的雷达多通道高速数据记录的目的,通过对串行高速输入输出(SRIO)协议三层链路建立过程的分析与实测,设计了基于光纤传输的雷达数据接口,解决了雷达处理机与数据记录卡间Xilinx与Altera两个FPGA厂商SRIO协议互连的问题,以及设计了基于分页DMA控制的PCIe协议接口转换与数据乒乓记录系统,实现了数据传输接口的标准化,实现了高速数据的低成本与高可靠记录。本系统的实现解决了新体制雷达获取实测数据中面临的数据量大、数据通道多、雷达与记录端的远距离传输问题。

基于SRIO交换的雷达通用数字信号处理模块设计

首先,介绍了通用数字信号处理模块的软硬件架构;接着,阐述了模块关键技术的实现,测试并分析了处理器的运算和传输能力;最后,给出一个使用该模块组建的雷达信号处理机。该模块具有较好的通用性、可重构性和扩展性,可被用于构建大规模的信号处理机。

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k*1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。

一种SRIO网络负载均衡最短路径路由算法

在串行RapidIO传输过程中,路由选路算法是影响传输性能的重要因素之一。针对串行高速输入-输出(SRIO)网络深度优先搜索分配路径非最优问题,提出一种负载均衡最短路径路由算法。通过广度优先搜索对SRIO网络中的节点进行枚举并建立网络拓扑信息,以路由跳数定义路由的成本,根据改进Floyd-WarShall算法计算并保存交换节点间的K最短路径。给出预期负载的概念和链路上的路由路径数量来定义链路的负载,采用负载均衡算法从K最短路径中进行选路,建立SRIO网络最短路径约束的负载均衡路由。实验结果表明,与深度遍历路由算法、最小跳数算法相比,该算法在网络传输平均跳数、链路平均负载和链路负载均衡方面有更好的表现,能够有效提升SRIO路由网络的稳定性。

一种面向SRIO交换网络的路由自动搜索及配置方法

提出了一种基于高速串行输入-输出(SRIO)网络的路由自动搜索及配置设计方法,该设计方案针对基于SRIO网络的通信系统,采用深度优先搜索(DFS)的算法搜索系统内的各个SRIO网络节点,并按照预设规则配置系统内各SRIO网络节点通信路径,实现SRIO网络组网通信的功能,支持RapidIO总线在现代航空电子系统中的广泛应用。

RapidIO链的设计方案和应用

串行RapidIO支持两种工作方式:Message和DirectIO方式。DirectIO方式使用简单,但是它在连续传输多包的情况下,CPU需要等待LSU寄存器空闲。为了解决该问题,提出了RapidIO链的传输新方案,即用EDMA通道代替CPU配置SRIO的LSU寄存器。实验表明该方案能有效地降低CPU负荷。

基于4DSP+FPGA架构数据处理板设计

为了满足超高性能数据处理以及低功耗、简单可编程性的应用,设计了一款基于TI TMS320C6678芯片和Xilinx公司XC5VSX95T芯片的4DSP+FPGA架构的数据处理板,同时设计了高带宽的数据输入输出接口以及相关的时钟、电源和复位电路,并通过具体的硬件电路实现。该数据处理板可广泛应用于航空设备、车载设备、恶劣条件下工作的特种设备,将有效提高设备的数据处理性能。

新版八位VFD型单片机——HT49CV3

HT49CV3为Holtek新一代8位VFD(真空萤光显示管)掩膜ROM型MCU它有2KB掩膜ROM程序内存．配备96B数据RAM，井有两组16位定时器、SIO串行输入／输出作为与其他系统的淘通桥梁。Buzzer/PFD可用于声音输出，RMT则可用于IR接收译码使用。另外．也支持RTC振荡器．可在极省电的情形下提供时间计数，并且系统在省电模式下仍有VFD显示功能。VFD的点亮则采用RAM映射方式。使得系统更容易与VFD面板相搭配，数据的写入／擦除也更简浩。共配备有17个I/O口。目前，封装种类可提供52-pin QFP。

移动计算伴你闯天下——掌上电脑选型指导

综合篇 移动计算与移动通信的发展,为手持式个人信息处理设备HPIP(Hand PersonalInformation Prccess Unit)的发展创造了无限商机,人们追求的不仅是体积和重量小型化的发展方向和功能多样化的发展趋势,还非常重视手持式个人信息处理设备在操作与应用方面的简单与实用。微电脑技术与计算机技术虽然正在使其梦想成真。

基于SRIO的FPGA间数据交互系统设计与应用

基于时分长期演进(time division-long term evolution,TD-LTE)射频一致性测试系统中数据交互的分析研究,为了很好地满足现场可编程门阵列(field programmable gate array,FPGA)间的大容量数据交互,设计了一种高速的嵌入式技术串行高速输入输出口(serial rapid IO,SRIO),实现2块FPGA芯片间的互连,保证在TD-LTE系统中上行和下行数据处理的独立性和交互的便捷。基于Xilinx公司的Virtex-6系列XC6VLX475T芯片,给出了SRIO接口的整体性设计方案,经过ModelSim软件仿真,确定适合项目需要的数据交互的格式类型和事务类型,对接口代码进行综合、板级验证、联机调试等,在ChipScope软件上对比分析数据传输的正确性,通过测试模块统计比较发送和接收信号的误比特率,确定了SRIO接口在高速数据传输的稳定性和可靠性,成功验证了SRIO接口在FPGA之间数据的互连互通,并将该方案作为一种新的总线技术应用于TD-LTE射频一致性测试仪系统开发中。

I/O口不足时的多路DAC设计

文章讲述了用LED驱动器MAX7219作为串行输入/并行输出接口电路的设计,解决了在多路DAC模拟输出系统中单片机I/O口资源不足的问题,同时给出了电路原理图和部分程序。