可配置主机并行接口（HPI）写缓存与控制模块的逻辑设计

本文主要阐述了可配置主机并行接口（HPI）的写缓存与控制模块的逻辑设计，其中详细介绍了写操作控制状态机的状态分析、写缓存管理原则的设计以及写地址的更新处理。

一种基于PC主机的DSP自举引导和通信设计

结合主机并行接口(HPI)的设计经验,详细讨论了DSP和主机(HOST)通过Enhanced8bitHPI自举引导的通信方案。

一种ARM与C6000高速数据通信方法的实现

随着各种通信系统的快速发展,对数据传输的速率提出了越来越高的要求。如何在系统设计中,充分利用各平台间的优势互补,以提高系统整体性能,成为许多系统设计所面临的瓶颈问题。通过高级精简指令微处理器(ARM)和C6000两种典型平台之间高速通信接口的实现,解决了H.264图像编解码器的数据传输问题,使得图像的解码效果显著提升。

基于ARM与DSP的嵌入式通信系统的实现

本文介绍了基于ARM+DSP双处理器架构的信号处理系统的实现原理和设计方法,利用HPI接口实现数据的高速传送,设计友好的图形用户界面进行系统功能的控制。实验结果表明,利用HPI可以实现数据的高速稳定的传输,设计的图形用户界面具有友好的控制功能。本系统具有较高的实用价值和参考价值。