时空图卷积网络的骨架识别硬件加速器设计

随着人工智能技术的不断发展,神经网络的数据规模逐渐扩大,神经网络的计算量也迅速攀升。为了减少时空图卷积神经网络的计算量,降低硬件实现的资源消耗,提升人体骨架识别时空图卷积神经网络(ST-GCN)实际应用系统的处理速度,利用现场可编程门阵列(FPGA),设计开发了一个基于时空图卷积神经网络的骨架识别硬件加速器。通过对原网络模型进行结构优化与数据量化,减少了FPGA实现约75%的计算量;利用邻接矩阵稀疏性的特点,提出了一种稀疏性矩阵乘加运算的优化方法,减少了约60%的乘法器资源消耗。经过对人体骨架识别实验验证,结果表明,在时钟频率100 MHz下,相较于CPU,FPGA加速ST-GCN单元,加速比达到30.53;FPGA加速人体骨架识别,加速比达到6.86。

浮点及整数混合运算器的设计与实现

针对现行普遍的浮点运算器耗费面积较大,功能实现结构松散的问题,设计实现一款浮点及整数混合运算器(Mixture-Arithmetic Logic Unit,M-ALU).该运算器基于基4算法华莱士树型结构,并尝试一种新的阶码对齐方法,合并整数运算与浮点运算处理逻辑.在三级流水线结构下可准确完成单精度浮点数,扩展精度浮点数以及整数基本运算.采用基于synopsys提供的Design Compler综合工具在SMIC 65nm工艺库下完成综合,达到500MHz主频.

基于FPGA的红外图像非均匀性校正技术

提出一种以内嵌软核的FPGA为核心的红外图像非均匀性校正系统,该系统能实现红外焦平面的实时非均匀性校正以及疵点补偿。其主要优点有:用FPGA实现乘加运算,速度非常快,能很好地解决实时处理问题;降低了硬件电路设计的难度,使得非均匀性校正与疵点补偿的整个系统中各个功能之间的配合更简单化。

过采样转换器中数字滤波器设计

利用半带滤波器中冲激响应的对称性 ,引进新算法实现乘加运算块内的操作 ,改变内存存储和寻址方式 ,设计了低功耗、高速率的抽取和内插数字滤波器的集成电路 .实验结果表明 ,它大大改善了滤波器的功耗、速率等性能 ,减少了卷积运算中的移位次数和加法器数目 。