-
题名基于乘法器复用的信道化接收机的设计与应用
被引量:2
- 1
-
-
作者
罗立宇
龚晓峰
雒瑞森
-
机构
四川大学电气信息学院
-
出处
《现代电子技术》
北大核心
2020年第9期10-13,20,共5页
-
文摘
针对广播频段信道数量较多、信道带宽较窄的场景,给出一种基于乘法器复用的信道化接收机的高效FPGA实现方案,并详细说明了信道化处理模块。方案采用流水线结构,复用较少的乘法器,完成所有信道的信道化处理,解决了信道数量众多时乘法器使用过多的问题。不仅能够保证处理的实时性,还大大减少了信道化接收算法硬件实现中的关键资源。最后通过硬件仿真,验证了该信道化处理模块仅需要复用8个复数乘法器IP核即可完成128个信道的多相滤波。例化并使用2个信道化处理模块即可完成广播频段的信道化处理,并运行在102.4 MHz的系统时钟频率下。
-
关键词
信道化接收机
乘法器复用
广播频段
流水线结构
多相滤波
数据验证
-
Keywords
channelized receiver
multiplier reuse
broadcasting band
pipeline architecture
polyphase filtering
data verification
-
分类号
TN914.3-34
[电子电信—通信与信息系统]
-
-
题名乘法器复用技术在滑窗FIR滤波处理中的运用
被引量:1
- 2
-
-
作者
陈风波
董奇才
李念军
鲍振
-
机构
空军雷达学院信息与指挥自动化系
第二炮兵士官学校通信工程系
武汉邮电科学研究院
-
出处
《微计算机信息》
2010年第8期140-141,19,共3页
-
文摘
随着超大规模集成电路的飞速发展,FPGA集成的硬件乘法器越来越多,内核时钟越来越快,使得FPGA在实时信号处理中得到广泛应用。介绍了FIR滤波运算的原理与硬件处理结构,通过乘法器的复用技术,解决了实现滑窗FIR滤波处理时,FPGA内部乘法器的高速运算与外部慢速数据率之间的矛盾。
-
关键词
滑窗FIR滤波
实时信号处理
乘法器复用
数据率
-
Keywords
slip-window FIR filter
real-time signal processing
the multiplier reuse
data rata(Dept.of Information and Command Automation
Air Force Radar Academy
430019
China) CHEN Feng-bo BAO Zhen
-
分类号
TN911
[电子电信—通信与信息系统]
-
-
题名基于时分复用乘法器的FIR数字滤波器的设计
被引量:2
- 3
-
-
作者
胡莉
曾高荣
陈红艳
-
机构
西南科技大学信控学院
-
出处
《西南科技大学学报》
CAS
2004年第2期1-6,共6页
-
文摘
数字滤波器有软件和硬件实现两种方法 ,主要讨论了时分复用乘法器的硬件方式 ,基于CPLD实现数字滤波器 ,并以一个 17阶的FIR低通数字滤波器为例说明了该数字滤波器的实现及仿真过程。
-
关键词
时分复用乘法器
可编程逻辑器件
数字滤波器
时分复用
数字信号处理
-
Keywords
Digital Filter
Programmable Logic Devices
Time Division Multiplex
-
分类号
TN713
[电子电信—电路与系统]
-
-
题名MCMA盲均衡算法的FPGA高效实现
被引量:3
- 4
-
-
作者
李淑婧
王蕾
张东伟
张帆
-
机构
空军工程大学科研部装备发展与运用研究中心
中国人民解放军
-
出处
《现代电子技术》
北大核心
2019年第1期9-13,18,共6页
-
基金
陕西省电子信息综合集成重点实验室基金项目(2011ZD09):高机动大动态无线定向通信波形设计关键技术研究~~
-
文摘
修正恒模算法(MCMA)是一种有效的针对QPSK信号盲均衡算法。在Artix-7系列的XC7A200T-2SBG484芯片上,采用流水线结构,结合高时钟以及乘法器复用等方式,实现MCMA盲均衡算法;分析验证步长参数与算法性能的制约关系,选出最优化的步长参数。在保证算法误码性能和收敛速度的前提下,有效降低了算法实现复杂度,使用较少的硬件资源达到了理想的均衡效果。在此基础上,应用试飞采集数据于均衡器,验证结果表明,该均衡器在占用较少硬件资源的条件下性能优良,接收端的解调信噪比降低4 dB。
-
关键词
修正恒模算法
QPSK信号
高时钟
流水线结构
乘法器复用
盲均衡
-
Keywords
modified constant modulus algorithm
QPSK signal
high clock
pipeline architecture
multiplier reuse
blind equalization
-
分类号
TN919-34
[电子电信—通信与信息系统]
-
-
题名改进的多路基-2^4 FFT处理器设计
被引量:3
- 5
-
-
作者
汪文义
王琳凯
周金元
周晓方
-
机构
复旦大学专用集成电路与系统国家重点实验室
-
出处
《计算机工程》
CAS
CSCD
北大核心
2011年第7期262-264,共3页
-
基金
国家自然科学基金资助项目(60876016)
宁波市自然科学基金资助项目(2009A610059)
+1 种基金
专用集成电路与系统国家重点实验室基金资助项目(ZD20080103
09ZD002)
-
文摘
给出一种改进的基-24频域抽取FFT算法,基于该算法和SDF结构,提出改进的多路基-24 FFT处理器结构,通过复用常复系数乘法器,减少硬件消耗并维持吞吐率不变。基于改进结构设计2路256点FFT处理器,在SMIC 0.13μm工艺下综合、布局和布线后的版图核心面积为1.12 mm2,最高工作频率为100 MHz。
-
关键词
快速傅里叶变换
单路延迟反馈
流水线
基-24
乘法器复用
-
Keywords
Fast Fourier Transform(FFT)
Single-path Delay Feedback(SDF)
pipeline
radix-24
multiplier sharing
-
分类号
TP303
[自动化与计算机技术—计算机系统结构]
-