应用于高精度模数转换器的乘法数模单元模块研究

提出了一种应用于18 bit 20 MS/s无采保结构(SHA-Less)高精度流水线型(Pipeline)模数转换器(Analog-to-Digital Converter,ADC)的乘法数模单元(Multiplying Digital-to-Analog Converter,MDAC)。从减小电路动态、静态误差以及系统噪声的角度,介绍了高性能MDAC电路的设计方法。使用0.18μm CMOS工艺实现电路版图,并用Spectre和Calibre进行后仿验证。在室温条件下,输入5 MHz正弦波信号,采样频率为20 MHz,对设计的MDAC电路进行后端仿真并进行快速傅里叶变换(Fast Fourier Transform,FFT)处理,结果显示信噪比(Signal Noise Ratio,SNR)为87.32 d B,有效位数(Effective Number of Bits,ENOB)为13.97 bit,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为90.53 d Bc,总谐波失真(Total Harmonic Distortion,THD)为-90.74 d B。

用于硅像素探测器读出系统的流水线ADC设计

设计了一款用于硅像素探测器读出系统的13 bit、20 MS/s流水线ADC芯片。该芯片的核心模块主要包括乘法数模单元(MDAC)、全差分跨导运算放大器(OTA)、动态锁存器、双相非交叠时钟产生电路等,并采用130 nm CMOS商业标准工艺完成了电路设计与仿真。后仿真结果表明,该ADC性能指标满足项目需求:工作电压为3.3 V,单端输入动态范围为-1~1 V,ENOB约为10.48 bits,SFDR为74.4 dB,SNDR为64.9 dB,SNR为65.1 dB,THD为78.3 dB,总功耗约为79 mW。