乘法模的性质及判定

本文给出了关于乘法模的一个判定定理的两个极端条件下乘法模的构造 。

任意环的乘法模(英文)

设R是任意带单位元的结合环．如所周知,任意右乘法模是拓扑模．本文证明:右强duo环上的任一有限生成的右R模-M是拓扑模当且仅当它是乘法模．此外,几个已知的交换环上关于乘法模的结果被推广到非交换环上．

完全有素的乘法模和网

设R是一个带单位元的交换环 ,若M是完全有素的乘法模 ,则 ( 1 )映射φ :P→PM是从Spec(R)到Spec(M)的双射 ;( 2 )Zariski拓扑空间 (Spec(R) ,T)和Stone拓扑空间 (Spec(R M) ,T M)同胚 ;( 3) (R M,λ)构成R的一个网 .

乘法模的Kothe根（英文）

本文将有关环的幂零和指零理想的结论推广到乘法模.定义和刻画了乘法模的Kothe根并研究了Kothe半单乘法模的相关性质.

关于乘法模的弱准素子模

讨论了乘法模的弱准素子模的性质.并证明了设R是具有单位元的交换环,M是酉R-模.(1)如果M是乘法模,N是M的弱准素子模,则槡N是M的素子模;(2)设M是乘法模,L是M的子模,f∶M→L是满同态.如果N是L的弱准素子模,则f-1(N)是M的弱准素子模.

完全有素的乘法模和网

若 R是带单位元的交换环 ,M是完全有素的乘法模 ,则 :(1 )映射 φ:P PM是从Spec(R)到 Spec(M)的双射 ;(2 ) Zariski拓扑空间 (Spec(R) ,T)和 Stone拓扑空间 (Spec(R*M) ,T*M)同胚 ;(3 ) (R*M,λ)构成 R的一个网。

类乘法半模和类余乘法半模

作为类乘法模和类余乘法模的真推广,引入了类乘法半模和类余乘法半模的概念.设S是交换半环,M是S-半模.若对M的任意非零子半模N,有Ann_(S)(M)Ann_(S)(M/N),则称M是类乘法S-半模;若对任意真subtractive子半模N,有Ann_(S)(M)Ann_(S)(N),则称M是类余乘法S-半模.讨论了类乘法半模与类余乘法半模的性质;证明了M是次S-半模当且仅当对M的任意真subtractive子半模N,Ann_(S)(M/N)=Ann_(S)(M)当且仅当P=Ann_(S)(M)是S的素理想且M是可除S/P-半模;证明了类乘法半模是semi-hopfian半模且类余乘法半模是semi-cohopfian半模.

乘法代数模

本文引进乘法代数模的概念，得到了关于乘法代数模的两个充要条件，以及关于拟零化乘法代数模直和的一个充要条件．

关于模R^(n)的一类乘法子模

设R是有单位元的交换环,M是R-模,如果对M的任意子模N,存在R的理想I,使得N=I·M,则称M是乘法R-模,本文主要结论是:设M=Rx_1+…+Rx_(?),其中x_i=(a_(1i),a_(2i),…,a_(?))∈R^(1×n),i=1,2,…,n,并且sum from i=1 to (?)a_(ii)=1,那么当R是下列环之一时:(1)整环;(2)半局部环;(3) J(R)=0,有:M是乘法R-模当且仅当F_2(A)=0,其中F_2(A)表示矩阵A=(a_(ij)_(?)中一切2阶子式在R中生成的理想。

部分并行的蒙哥马利模乘法器实现研究

通讯技术的高速发展需要更高性能的密码处理设备.本文系统的研究了利用部分并行的脉动阵列结构实现模乘法器的问题,在分析了各类结构的性能结果的基础上,找到性能最高的和性能-代价比最高的结构配置.结果表明,如果以关键路径延迟×单元面积作为时间-面积代价指标,那么每个运算单元处理一位数据的设计,在0.18μm工艺和0.25μm工艺条件下,具有最高的运算性能,同时也是性价比最高的设计之一.

基于双Booth 2编码的双有限域模乘法器设计与实现

采用双Booth 2编码技术,对高基radix-16 Montgomery模乘法器进行了优化设计,减小了电路面积,提高了模乘运算速度。使用SMIC0.18μm标准单元工艺库综合后,计算256bit有限域GF(P)上的模乘只需要0.51μs。

混合高效的模2-n＋1乘法器在通讯中的运用

常见的模2-n＋1乘法器多采用权重码或者缩一码实现。为实现高效的模2-n＋1乘法器,本文采用权重码和缩一码混合的方式,实现快速的输入和输出,在同类算法中,该方法实现的效率最快。

正常人髌骨RSA运动参数偏最小二乘法建模

中国人膝关节的相关参数不完备,特别是缺少正常中国人膝关节的相关参数。线立体图像分析(RSA)结合有限元的方法是获得膝关节运动参数的有效方法。本文根据所得参数,运用偏最小二乘回归分析方法,建立了膝关节运动参数间的关系,解决多因变量对多自变量的问题。

高频电流模四象限CMOS模拟乘法器

本文提出了一种新型四象限CMOS模拟乘法器,其核心组成为工作于三极管区的NMOS晶体管和高频CCII(第二代电流传输器)电路.基于2μmP阱CMOS工艺参数的模拟结果显示,当电源电压为±5V,在±4V的输入范围内,其非线性误差小于2.8‰,运算误差小于3.3‰.X输入端的-3dB带宽为22MHz,Y输入端的-3dB带宽为82MHz.

Montgomery模乘法器的实现与优化

蒙哥马利算法是公钥密码实现的基础算法,应用范围广泛。要想提高公钥密码体制的运算速度,设计运算速度快、消耗资源少、效率高的蒙哥马利模乘法器非常关键。根据蒙哥马利乘积算法实现了蒙哥马利乘法器,通过硬件描述语言分别对其进行FPGA设计与实现,将其实现结构由串行结构优化为并行结构,在多占用资源约50%的基础上,速度实现了6倍左右的提高。与现有的相关研究成果相比,在增加耗用较少的资源的基础上速度实现大幅度的提升。

基于FPGA的进位保留Barrett模乘法器设计与实现

在有限域上的模算术运算中,乘法运算最基础且最耗时,因此为提高公钥密码体质的运算速度,设计出运算速度快、消耗时间少的模乘法器非常关键。该文设计出进位保留Barrett模乘法器,乘法部分利用进位保留乘法器,求模运算部分利用Barrett约减运算,用硬件描述语言进行FPGA设计与实现,避免了除法运算。对于192位的操作数,完成Barrett模乘需要约186个时钟周期,计算速率可以达到269.17 Mb/s。

模拟/数字复合乘法器和数字移相技术及其应用

本文介绍了利用模拟—数字复合乘法器进行功率测量的新方法,旨在解决角差补偿的软件化与无功测量问题。最后对相乘模拟信号间相位差的数字控制进行了研究。

基于Booth／CSD混合编码的模2～n＋1乘法器的设计

在余数系统的设计中,模加法器和模乘法器的设计处于核心地位,尤其是模乘法器的性能,是衡量余数系统系能的主要标志之一。文中先推导出Booth编码下的模2n+1乘法器设计的算法,然后针对Booth编码模乘法器设计中译码电路复杂的问题,提出了一种基于Booth/CSD混合编码的模乘法器设计方法,基于Booth/CSD编码的模乘法器部分积的位宽相对传统的Booth编码乘法器而言,减少了50%;经试验证明,与传统的基-Booth编码的模乘法器相比这种混合编码的模乘法器的速度提高了5%,面积减少24.7%。

一种高效模（2n-2p）乘法器的设计

结合两类修正方法,提出了一种高效的模(2n-2p)乘法器(n≥2p)的实现方法.与文献[1]中设计比较,本文乘法器结构上少了一级加法,并且综合结果也显示平均面积和延迟分别有10%和13%的减小.

基于Radix-4 Booth编码的模2^n＋1乘法器设计

模2n+1乘法(n=8、16)在分组密码算法中比较常见,如IDEA算法,但由于其实现逻辑复杂,往往被视为密码算法性能的瓶颈。提出了一种适用于分组密码算法运算特点的基于Radix-4Booth编码的模2n+1乘法器实现方法,其输入/输出均无需额外的转换电路,并通过简化部分积生成、采用重新定义的3-2和4-2压缩器等措施以减少路径时延和硬件复杂度。比较其他同类设计,该方法具有较小的面积、时延,可有效提高分组密码算法的加解密性能。