片上系统设计中事务级建模技术综述

随着集成电路复杂度的提高,事务级建模成为了片上系统设计中一个新的研究方向.系统地总结了近年来事务级建模技术的研究热点及设计者关注的问题,介绍了该技术在建模与模拟验证中的作用与优势;分析了事务级建模发展中需要解决的问题,并对其前景进行了展望.

片上系统设计中的事务级建模方法

本文论述了片上系统设计与验证中存在的一些问题,如系统架构探索与评估、软硬件协同仿真等,介绍了用来解决这些问题的可执行规格、可执行平台、多抽象层次混合建模与验证等较新的观念和方法,最后着重介绍了基于软硬件统一的建模语言SystemC的事务级建模方法。

北桥设计中的总线周期精确事务级建模

总线周期精确事务级建模能解决系统设计中的仿真精度和速度之间的矛盾。以北桥中的总线设计为背景,采用SystemC中接口方法调用的原理,实现了对Wishbone总线的周期精确事物级建模,并给出了具体的实现方法和测试方法,具有一定的通用性。

基于IEEE 802.3标准的MAC在不同视角的事务级建模研究

以基于IEEE 802.3协议的媒体访问控制层(MAC)为研究对象,讨论了事务级建模的方法.基于SystemC和TLM 2.0协议,建立了MAC在程序员视角(PV)和验证视角(VV)的模型,并进行了验证.通过分析MAC发送帧和接收帧的过程,对比了不同视角事物级模型的建模精度和仿真速度.

周期精确/位精确的Cache事务级建模方法

对于片上系统(SoC)架构设计,寄存器传送级建模仿真速度慢,而采用C语言建模达不到所需的精度要求。针对上述问题,基于电子系统级(ESL)设计方法,提出一种通用的周期精确/位精确的高速缓存(Cache)事务级模型。该模型面向外部接口和内部逻辑分别采用不同的抽象层次进行建模,并构建基于ESL设计的SoC,实现软硬件协同设计。实验结果表明,集成Cache模块的仿真平台运行相应程序所需周期数大幅减少,可达到既定的精度要求。

CLB总线事务级建模及其仿真平台的设计

提出了采用事务级建模的方法对国内具有自主知识产权的国芯CLB总线进行建模的方案,并利用多时钟技术来保证模型的周期精确。同时对所建模型进行了VCI接口协议的封装,便于其在不同平台上的移植。为了验证本设计的正确性,在电子系统级平台上实现了基于CLB的SoC。实验结果表明,本模型可以大大提高软、硬件协同开发验证的效率,增强IP模块的复用性。

基于SysML&SystemC的GPU任务调度单元事务级建模

传统的“瀑布”式芯片设计验证方法缺乏高效的协同设计验证手段,已不能满足当前架构复杂和规模宏大的GPU芯片的设计开发要求,采用基于事务级建模(Transaction-Level Modeling,TLM)模型的设计验证方法应运而生。作为GPU图形顶点和像素染色任务的调度中枢,任务调度单元的设计尤为复杂和关键,为了加速架构、软件和RTL的研制进度,联合系统建模语言(SysML)和SystemC语言对任务调度单元进行事务级建模。利用SysML构建了任务调度单元的结构和行为视图模型,通过视图模型对架构设计的静态结构和动态行为进行初步的分析验证,利用SystemC语言构建了任务调度单元的TLM模型,搭建了仿真平台进一步验证和优化了架构和算法设计。TLM模型为软件和RTL设计提供了参考模型,有效降低了GPU设计验证迭代的复杂度,加速了GPU的设计验证收敛。

流量管理中基于事件的事务级建模方法

提出了流量管理中基于事件的事务级建模方法,包括通信接口函数封装,流水线和调度结构建模方法.同时实现了通用的事件延时队列,方便对延时和吞吐率控制.以流量管理中包调度为例,对非基于事件和基于事件两种事务级模型的仿真性能进行比较.基于事件的事务级建模大大提高了仿真速度,缩短了产品开发周期.

基于UVM和AXI VIP的SoC外设组件仿真模型设计

随着片上系统(System on Chip,SoC)复杂度和集成度的提高,其对验证效率的要求也不断提高。传统的瀑布形式的系统设计流程中,各个开发子过程顺序执行。为了将功能模块开发与系统架构验证并行开展以缩短项目的交付时间,提出了一种利用通用验证方法学(Universal Verification Methodology,UVM)验证IP(Verification IP,VIP)进行SoC外设组件快速建模的方法。使用事务级建模(Transaction-Level Modeling,TLM)模型模拟硬件行为代替未开发完成的功能模块产生数据流,使得在设计早期系统架构搭建完成后能更早地开展系统级测试,帮助评估总线架构性能和功能,提高验证效率。以网络处理器芯片中的数据转发模块为例,对SoC外设组件的建模方法进行了介绍,在系统级测试中进行了仿真验证。

面向对象的主动数据库建模技术

目前,面向对象的主动数据库管理系统(AODBMS)由于其丰富的建模能力越来越受到欢迎。本文对AODBMS的建模方案进行了探讨。

一种基于UVM的模块级可重用随机化验证平台构建方法

介绍了一种基于UVM验证方法学的SoC模块级验证平台的构建方法.该平台针对基于AMBA总线的AES硬件加速器IP的功能验证需求,采用面向对象的层次化建模方法,完成可重用AMBA通用验证化组件,参考模型以及验证事务级建模的随机化高功能覆盖率测试向量的可重用工作.该平台面向基于AMBA总线的SoC模块级验证领域实现可重用性.验证结果表明,基于随机化验证策略的验证平台在功能覆盖率收敛效率上提高了21.4%.

SOA环境下系统事务模型的研究与设计

在SOA环境下,各Web服务协作完成一个业务功能。而这些服务通常会对各自的本地数据和共享数据进行读写操作。因此系统能否正确和可靠地保证事务完整性是衡量能否投入使用的标准之一。通过提出一种对系统设计人员和开发人员统一的事务建模方法,使得业务分析师在系统设计时可以对系统事务进行整体建模;在实现时,开发人员可以将此事务模型简单地映射到具体的SOA实现技术中去。

SoC通讯体系结构的高层建模技术研究

片上通讯设计是SoC系统设计的关键,本文着重从高层建模上研究SoC通讯体系结构设计。首先概述了SoC的通讯体系结构设计,其次介绍了片上通讯体系结构的高层建模方法,然后介绍了高层片上通讯体系结构的快速仿真方法,最后介绍了我们设计实现的Hi-SoComm系统。

可重构处理器阵列的系统级建模研究

由于粗粒度可重构体系结构设计空间复杂,设计满足应用需求的CGRA需要建立系统级仿真模型进行性能评估.文中提出一种可重构处理器阵列的系统级模型,使用SystemC事务级语言实现建模.模型采用多层互连网络结构实现任意2个处理器间的通信,并且处理器的资源能够通过参数快速地进行配置.仿真实验表明,模型适用于应用算法到粗粒度可重构体系结构映射的模拟仿真.

片上系统并行建模的软件开发方法研究

作为片上系统描述的语言库,SystemC允许定义可执行的硬件虚拟平台原型且已成为工业上的标准,但其串行模拟内核的固有属性仍无法充分利用对称多处理器(SMP)的计算能力。针对该问题,提出一种从底层内核引擎到高层建模的软件开发方法。该方法通过并行编程改进内核调度算法以实现真正的并行模拟内核,并结合接口方法调用(IMC)机制和SystemC的分层通道概念,提出一种事务级快速开发的软件开发体系。实验表明,利用该方法建模片上系统可提高模拟速度,且在工程上有较高的开发效率。

基于SystemC的GPU参数分配单元硬件TLM建模

为了研究GPU参数分配单元处理OpenGL绘图命令和功能命令的顺序性机制,采用SystemC建模语言,基于硬件事务级建模(Transaction-Level Modeling,TLM)思想,详细描述了GPU参数分配单元模型的模块、接口、进程等建模过程,模型之间时钟和事件同步,模块之间通过端口和层次化通道通讯,具有建模效率高和仿真速度快的优点.最后通过仿真结果验证了架构和算法的正确性,实现了在RTL设计之前尽可能早的对架构和算法进行探索和验证,为RTL设计提供参考依据,加速了GPU的软硬件协同设计.

基于UML&SystemC的GPU片段处理TLM建模

GPU片段处理单元位于图形处理器渲染管线的末尾,执行对将要存储到缓冲区的片段的测试、混合、屏蔽、逻辑等所有操作。为了在RTL设计之前快速研究GPU片段处理单元的硬件结构及功能算法,文中联合使用统一建模语言(unified modeling language,UML)和SystemC语言对GPU片段处理单元进行事务级建模(transaction-level modeling,TLM)。首先设计了GPU片段处理单元的类图、结构图、行为图等视图,对系统进行静态结构和动态行为的描述;然后将UML可视化视图转换为基于SystemC的事务级模型,详细描述了GPU片段处理单元的模块、接口、端口、进程等建模过程,模块之间通过端口和层次化通道通讯,具有建模效率高和仿真速度快的优点;最后基于Linux操作系统仿真平台验证了架构和算法的正确性,实现了在设计的前期进行软硬件的协同仿真和算法的验证、优化,对硬件架构进行探索,有利于加速以图形处理器为核心的设计和开发。

基于UML SystemC的纹理映射建模方法研究

纹理映射是计算机图形计算中光栅化阶段重要组成部分,处于绘制流水线的像素数据处理阶段,主要特点是数据吞吐量和运算量非常大,数据处理速度是影响图形处理器芯片(GPU)性能的重要因素。为了能够实时渲染3D图形,需要在系统设计的论证阶段,对纹理映射的系统需求和设计方案进行正确性和充分性验证,进而发现系统架构和算法的设计缺陷。为此,提出一种基于UML SystemC的纹理映射硬件建模方法,详细描述了GPU中纹理映射操作的具体事务级(TLM)建模过程,由Sobel边缘检测函数对目标图像进行边缘检测。结果表明,算法能够实现边缘清晰的真彩色贴图效果,搭建的硬件架构模型为RTL设计提供了参考依据。

基于System C的事务级AXI总线模型设计

本文设计了一个具有两个主端口、两个从端口、总线仲裁和地址译码组件的事物级AXI总线模型。该模型以ARM官方提供的AXI周期精确型事务级建模方法为基础,参考GFT通信机制抽象化总线信号和具体的握手信号,结合仲裁算法,使用System C语言进行建模,具有建模效率高和仿真速度快的优点。模型之间时钟和事件同步,模块之间通过端口和层次化通道通讯。本文建立了仿真测试平台,以一个完整的系统平台来测试总线建模是否正确,进行了随机访问测试和定向测试,测试涵盖了建模的各种功能,测试仿真结果表明AXI总线事务级模型通讯正常,功能正确。

结合PVT模拟和排队模型的系统级主存性能分析

由于主存系统的性能受到多种因素的影响,现有方法不能快速地得到可靠的分析结果,从而影响芯片质量和上市时机.为解决此问题,提出将带时序的程序员视图(PVT)模拟和排队论相结合的方法——ComPQ.首先从PVT模拟中提取与访存相关的系统级实时参数,然后将主存系统抽象为非抢占优先的M/G/1排队模型,再结合实时参数进行性能分析,得到平均访存延迟结果.由于PVT的建模和模拟代价小,从中得到的实时参数弥补了静态理论分析的不足;同时,排队论也提高了纯PVT模拟的精度.实验结果表明,ComPQ与周期精确级模拟相比平均误差为6.38%,最后用主存系统设计空间探索的实例验证了ComPQ的有效性.