ESD应力下深亚微米GGNMOS二次击穿物理级建模仿真

基于静电放电(ESD)应力下深亚微米栅接地N型场效应晶体管(GGNMOS)二次击穿的物理特性,将建立的热击穿温度模型、热源模型与温度相关参数模型相结合,提出了一种新的电热模型,并进行了优化。基于这些模型,可仿真出器件的二次击穿电流值It2(GGNMOS的失效阈值),进而模拟出GGNMOS全工作区域的VD-ID曲线。对两种不同的GGNMOS样品进行模拟仿真,将得到的结果与TLP(传输线脉冲)实验测试的结果相比较,证实了模型的可行性。利用该物理级模型,可快速评估GGNMOS的工艺、版图参数以及脉冲应力宽度对ESD鲁棒性的影响。

基于UTB-SOI技术的双辅助触发SCR ESD防护器件研究

为了提高FDSOI ESD防护器件的二次击穿电流,基于UTB-SOI技术,提出了一种SOI gg-NMOS和寄生体硅PNP晶体管双辅助触发SCR器件。通过gg-NMOS源区的电子注入和寄生PNP晶体管的开启,共同辅助触发主泄放路径SCR,快速泄放ESD电流。TCAD仿真结果表明,新结构能够泄放较高的二次击穿电流,具有可调节的触发电压。

基于双向可控硅的强鲁棒性静电防护器件

针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广.

nMOSFET X射线辐射影响研究

介绍了在强电流作用下的ggnMOS作用机理,分析了ggnMOS抗ESD能力的主要表征参数,利用X射线辐射系统和TLP测试系统研究了辐射总剂量对ggnMOS抗ESD能力的影响。试验结果表明,随辐射总剂量的增加,ggnMOS的开启电压、维持电压都将下降,这有利于提高ggnMOS的抗ESD能力,而表征其抗ESD能力的参数(二次击穿电流It2)开始随辐射总剂量的增加而减少,到达一定剂量后将随总剂量的增加而增加。

不同栅压下NMOS器件的静电防护性能

针对金属硅化物亚微米工艺,研究当静电自保护输出驱动中NMOS器件的栅极处于不确定电压时的静电防护能力.在0.35μmCMOS工艺下,设计不同尺寸的NMOS静电防护器件,采用传输线脉冲(TLP)测试系统测量NMOS器件在不同栅压下的电流-电压曲线.借助半导体器件仿真软件ISE-TCAD对器件进行瞬态仿真,得出在不同栅压下的电场强度分布.分析表明,栅压使得电流更趋于表面流动而降低NMOS静电防护器件的二次击穿电流.在设计回跳型栅极耦合NMOS静电防护器件时,辅助触发电路的RC时间常数应该控制在50ns左右.

ESD保护结构设计

静电损伤失效可能是热击穿(电流)造成的结或金属布线熔融失效,也可能是强电场(电压)诱发的介质失效,文章主要从电流热击穿方面探讨了静电触发时的ESD(Electro-Static-Discharge)保护结构的保护机理和失效机理以及工艺和版图上的应对措施。保护结构工作时的电流泄放能力决定了其保护能力,这种能力可以通过使泄放电流均匀、优化PN结特性等方面加强。电流泄放的均匀性可以在工艺版图上进行优化,结两侧浓度决定了结的耐受能力和结上的偏压,进而影响器件功耗。另外还提及了保护结构的负面影响以及工艺上的优化方案。

NMOS器件ESD特性模拟

NMOS管I-V曲线在ESD(electrostatic discharges)脉冲电流作用下呈现出反转特性,其维持电压VH、维持电流IH、触发电压VB、触发电流IB以及二次击穿电流等参数将会影响NMOS管器件的抗ESD能力。文章通过采用SILVACO软件,对1.0μm工艺不同沟长和工艺条件的NMOS管静电放电时的峰值电场、晶格温度以及VH进行了模拟和分析。模拟发现,在ESD触发时,增加ESD注入工艺将使结峰值场强增强,VH减小、VB减小,晶格温度降低;器件沟长和触发电压VB具有明显正相关特性,但对VH基本无影响。最后分析认为NMOS管ESD失效主要表现为高电流引起的热失效,而电场击穿引起的介质失效是次要的。