一种应用于8×8二维DCT/IDCT的高效结构

设计实现了二维离散余弦变换和逆变换。采用的DCT快速算法和基于分配算法(DA)的乘法-累加器(MAC)结构,极大地减少了硬件资源需求,并能达到很高的处理速度,计算精度满足CCITT标准要求。

二维DCT算法的高速芯片设计

介绍了一种基于行列变换快速算法的高速DCT处理芯片的设计,并详细阐述了实现这一算法的电路结构.为了提高芯片的处理速度,电路中采用了流水线结构和双 RAM转置存储技术,并给出 FPGA实现和 Verilog综合结果.综合结果显示,该芯片最高可以工作在140 MHz的时钟频率上,非常适合于各种视频图像压缩方面的实时应用.

二维DCT算法及其优化的VLSI设计

提出了一种二维DCT算法及其优化的VLSI设计,即将二维DCT分离成2个一维DCT实现,只需一个一维DCT处理单元即可;进而通过对变换的系数矩阵进行化简,采用流水线技术,使用4个乘法器就可使电路达到高速;该电路结构具有模块化、布线简单、芯片面积小等优点,实验结果表明了VLSI设计的有效性。

适用于嵌入式系统的二维DCT算法

提出一种简单、快速的二维DCT算法,即将二维DCT的变换系数和图像的像素值事先 乘好,形成查找表,在实现直接二维DCT变换时,把表调入内存,乘积的结果就能通过寻址的方式得 到而无需乘法器,速度很快,非常适合嵌入式系统的设计。在设计查找表时,优化了其结构,减小了存 储空间。实验结果表明了算法的有效性。

实时视频编码的二维DCT/IDCT的实现

用FPGAFLEX10K130实现了二维离散余弦变换和逆变换(DCT/IDCT),结构设计采用行列分解法,乘法器采用移位求和的方法实现,并且采用流水线结构设计,提高处理核的性能,系统时钟达到33MHz,计算精度满足CCITT标准要求。

一种高效4×4二维DCT快速算法

提出了一种新的高效 4× 4二维离散余弦变换 (DCT)的快速算法 .该算法具有极低的计算复杂性和简单、规则的结构 .由于大部分乘法运算集中在末级 ,所以 ,实际应用中的比例和量化可以和这些乘法结合在一起 .因此 ,算法适合用软件和硬件实现 .实验结果表明 ,该算法比其他算法具有更高的计算效率 .由于其高效率 ,该算法可作为递归二维离散余弦变换算法的核心模块 .

基于FPGA和2位串行分布式算法的实时高速二维DCT/IDCT处理器研制

本文在W.Li(1991)循环斜卷积算法和分布式算法的基础上,通过软件模拟和具体硬件设计,利用FPGA完成了可用于高清晰度电视核心解码器及其它信号与信息处理系统的8×8二维DCT/IDCT处理器的全部电路设计工作。它采用一根信号线控制计算DCT/IDCT,其输入、输出为12位,内部数据线及内部参数均为16位。

基于二维DCT和分段编码的ECG信号压缩方法

通过分析心电图 (ECG)在相邻采样点和相邻心跳周期存在的冗余信息 ,提出了一种基于二维离散余弦变换 (DCT)的 ECG信号压缩方法 ,并提出了采用数据重排和分段编码技术来进一步提高压缩比 .对 MIT- BIHarrhythmia database部分数据进行压缩 ,实验结果表明 ,该方法在均方根误差 (PRD)约 4 .5 %时 ,压缩比可达到10∶ 1到 2 0∶ 1.运算量为 2 .75次乘法 /采样点和 7.2 5次加法 /采样点 .其比 L ee的 2 - D DCT算法提高近一倍 ,与Hilton和 L u的离散小波方法压缩效果基本相当 ,但计算量有较大幅度减少 .该方法是目前 ECG信号压缩算法中计算量小、压缩比较高的一种方法 .

二维DCT快速算法及FPGA实现

本文提出了一种二维DCT快速算法的FPGA实现结构,采用行列快速算法将二维DCT分解成两个一维DCT实现,其中一维DCT借鉴Loeffler DCT算法,采用并行的流水线结构,提高电路的数据吞吐率和运算速度,通过系数矩阵的简化和蝶形运算结构的等价减少乘法器的消耗,一维DCT核消耗16个乘法器。转置RAM采用8片双口RAM,一个时钟可以完成8个数据读写。实验结果验证了二维DCT核设计的正确性,该电路结构消耗资源少,布线简单,功耗小,适合图像的实时处理。

一种用于实时视频处理的高速二维DCT的电路设计和实现

绝大多数的国际图像和视频压缩标准都采用DCT(离散余弦变换 )进行传输编码。本文介绍了一种基于矩阵分解算法的高速实时二维DCT处理器。为了满足视频处理的实时性 ,整个电路设计中广泛采用了流水线技术 ,文中详细介绍了二维DCT处理器的电路结构 ,最后给出了它的FPGA实现。

高精度二维DCT的结构优化算法研究及FPGA实现

提出了一种基于5级流水线的高精度向量乘法器的二维DCT VLSI结构。采用一维DCT行处理,转置RAM存储器,一维DCT列处理的流水线结构代替复用一维DCT算法以提高速度,并且在一维DCT算法模块中,对于系数乘法,采用并行乘法的结构,可以进一步提高运算速度。在高精度方面,采用移位的方案,精度精确到小数点后5位,满足高精度的需求。在FPGA平台上仿真结果表明,与传统的2D DCT设计相比,可以减少硬件资源,降低功耗,提高精度。

一种基于二维DCT域的增强图像认证算法

数字图像防伪是信息时代的重要内容,但由于很多图像防伪技术需要很大的计算量,使其在防伪效果和算法效率上很难达到平衡.文中提出了一种基于二维DCT域的数字水印认证防伪增强算法,通过DCT-系数块和频域划分,从低频区域和中频区域提取特征,然后将它们嵌入到高频区域中实现认证防伪.实验表明,该方法在实现图像防伪的同时具有较好的半脆弱性和效率.

运动图像实时压缩的流水线型自分块二维DCT硬件核的设计

为实现运动图像的实时压解传输,在优化二维DCT算法的基础上,采用流水线型自分块结构以及系数转换、矩阵转置、数据装载和截位的通盘解决方式,构造了一个流水线型自分块的二维DCT硬件核,以实现运动图像的实时压缩。

二维DCT的FPGA实现

本文给出了二维离散余弦变换多项式变换算法的数字表示,并给出了在FPGA中实现二维离散余弦变换处理器的系统框图和实现流程,同时比较了这种算法与分布算法的性能,指出了这种算法在音视频和图像处理领域的广泛应用。

基于TBB的二维DCT并行化设计

线程构造块(TBB)能简化并行化设计,支持高效地实现多核并行功能。给出面向多核计算的二维DCT的并行化方法,并利用TBB平台实现;针对高耗时的余弦计算,利用查表和分块计算措施进行优化,并探讨粒度设置方法。在多核环境中的实验结果表明,优化后的并行化方法能有效改善执行性能,获得较好的加速比,且具备可扩展性。

基于TMS320CDSC21的MPEG4编码器二维DCT变换的实现

首先介绍了二维DCT变换算法,然后描述了实现该算法的TI公司的TMS320CDSC21芯片的结构特点。最后给出了一种程序编写简单、结构清晰、执行效率高的实现二维DCT变换的设计方法。

基于移动多核GPU的并行二维DCT变换实现方法

传统的基于CPU的串行程序所实现的二维DCT变换算法时间复杂度高变换效率低,难以满足许多应用的实时要求。特别是在当代以嵌入式处理器为核心的移动端信息处理终端,有限的CPU性能更加难以实现快速的DCT变换。值得欣慰的是新一代嵌入式处理器提供了支持GPGPU技术的GPU,为解决复杂的移动计算问题提供了高效的并行化解决途径。基于最新的ARM Cortex-A15内嵌GPU Mali-T604及Open CL框架设计实现了一种针对二维DCT变换的并行化加速方案并实测了优化效果,实验结果表明文中的并行方案能够提高二维DCT变换的效率,在输入数据量足够大的条件下能够达到近20倍的加速比。

一种基于FPGA的二维DCT和IDCT的新算法

提出了一种新的二维DCT和IDCT的FPGA实现结构,采用行列快速算法将二维算法分解为两个一维算法实现,其中每个一维算法采用并行的流水线结构,每一个时钟处理8个数据,大大提高电路的数据吞吐率和运算速度。通过Modelsim仿真工具对该设计进行仿真,证明该算法的功能的正确性,进行一次8*8的分块二维DCT变换仅仅需要16个时钟,满足图像以及视频实时性的要求。

基于FPGA快速二维DCT图像编码结构

本文提出了一种二维DCT快速算法的FPGA实现结构,采用行列分解算法将二维DCT分解成两个一维DCT和一个转置缓冲器组成的结构,其中一维DCT借鉴Arai DCT算法,并采取了FPGA特有的并行的流水线技术,该结构极大减少了加法器和乘法器的数量,节省了计算时间。该结构的特点是高数据吞吐率、硬件资源消耗少,功耗低。实验结果证明了二维DCT核设计的正确性,适合图像的实时处理。

一种计算机快速二维DCT算法

二维离散余弦变换（２Ｄ－ＤＣＴ）广泛用于数字图像处理中，特别是图像的数据压缩，二维ＤＣＴ的常规算法是行一列法，对于计算（Ｎ×Ｎ）ＤＣＴ，需要计算２Ｎ个一维ＤＣＴ。本文利用三角函数的公式，并将二维输入数据划分为Ｎ个不同的数据集，提出了一种快速算法。该算法对于计算（Ｎ×Ｎ）ＤＣＴ只需要计算Ｎ个一维ＤＣＴ，运算量是常规算法的一半。该算法的计算结构具有高度规则性，只要求执行实数运算。