一种面积与随机性均衡的DEM设计

针对高速电流舵数模转换器(Digital-to-Analog Conversion,DAC)中电流源阵列不匹配问题,提出了一种基于随机结合的分组译码动态元素匹配(Dynamic-Element Matching,DEM)结构以提升DAC的转换性能。所提结构是一种基于随机旋转(Random Rotation-based Binary-weighted Selection,RRBS)的改进结构。该结构首先将输入数据分成高位数据与低位数据,接着将低位数据经过RRBS结构处理所得的结果逐位与高位数据结合进行第二次处理并得到最终输出。该结构在输入数据为3位与输入数据大于3位这两种情况下存在差异。使用MATLAB对提出结构的无杂散动态范围(Spurious Free Dynamic Range,SFDR)进行了仿真。首先给出该结构在不同分段方式与不同误差情况下的SFDR对比图,接着将不同DEM结构在不同误差下进行对比,最后对该结构在不同输入频率与误差的情况进行仿真对比。同时,给出了该结构在tsmc65工艺下的综合结果。在相同的系统周期下,该结构所占用的面积相比于RRBS结构的更小。通过仿真与综合结果可以看出,提出的DEM结构电路减小了电路面积;相比于未使用DEM的14位DAC,本结构可以使SFDR提高15 dB以上。

SAR A/D转换器中电容失配问题的分析

在逐次逼近型(SAR)A/D转换器的设计过程中,电容网络的匹配精度对A/D转换器系统精度有着至关重要的影响。详细推导了电容失配误差与A/D转换器精度的关系表达式,给出了严密的理论证明,为电路设计人员选择工艺、版图方式、电路结构和电容大小提供了有力的理论基础。此论证方式也适用于电阻网络等其他二进制加权网络的精度计算。

一种单端10-bit SAR ADC IP核的设计

本设计通过采用分割电容阵列对DAC进行优化,在减小了D/A转换开关消耗的能量、提高速度的基础上,实现了一款采样速度为1 MS/s的10-bit单端逐次逼近型模数转换器。使用cadence spectre工具进行仿真,仿真结果表明,设计的D/A转换器和比较器等电路满足10-bit A/D转换的要求,逐次逼近A/D转换器可以正常工作。

基于互补双极工艺的高速12位电流型D/A转换器的设计

基于互补双极工艺技术,设计出了一种二进制电流源加权型结构的高速12位电流型D/A转换器,与基于CMOS工艺技术的实现相比,该D/A转换器具有结构简单、性能优异的特点,Hspice模拟结果表明,其满量程输出电流为10.24mA,满量程建立时间小于25ns。