基于改进高斯权重的多相流动成像算法

电容阵列仪在水平井多相流中的测井数据成像可以直观地反映井筒内油气水的相态分布。针对基于固定节点的高斯权重成像算法的不足,提出了考虑仪器旋转的动态剖分方法;引入校正系数的改进高斯权重成像算法,并用最优化算法确定校正系数,以提高成像算法的适应性。实验数据处理结果表明,该算法的成像效果与相应照片吻合较好。

应用于24G雷达芯片系统的12 bit 50 MS/s SAR ADC

针对24G雷达芯片的设计需要,设计了一款12 bit、采样率为50 MS/s的逐次逼近型模数转换器(SARADC)。整体架构采用全差分形式,采用改进型的分裂式电容阵列,提高CDAC的建立速度。同时,采用二进制重组权重的冗余校正算法,进一步提高系统线性度。利用优化的Strong-arm比较器结构,与异步时序配合,提高ADC的工作速度。电路采用SMIC 40 nmCMOS工艺进行设计,后仿真结果表明,在电源电压为1.1 V,采样率为50 MS/s下,输入信号频率约为5 MHz的正弦信号,无杂散动态范围为80.6 dBc,信噪失真比为71.5 dB,有效位数能够达到11.58 bit。

Dither技术在16位奈奎斯特模数转换器中的应用

针对传统随机化(Dither)技术会引入额外噪声、占用转换周期以及缩小量化范围的问题,提出应用于高精度逐次逼近型模数转换器(Successive Approximation Analog to Digital Converter, SAR ADC)的dither新技术。该技术在传统二进制权重的电容型数模转换器(Digital to Analog Converter, DAC)中引入增量式电容阵列,形成混合型电容阵列,并随机化大电容的误差,以削减较大的谐波,且不占用额外量化周期。为验证该dither新技术,利用MATLAB进行仿真,并基于55 nm CMOS工艺,设计了一个16位的二级逐次逼近型模数转换器。仿真结果显示,所设计的ADC使用1.2 V和3.3 V电源供电,在采样速率1.25 MHz,输入信号为107 kHz的条件下,消耗了3.1 mA电流,得到了94.0 dB的信纳失真比(Signal to Noise and Distortion Ratio, SINAD)。